Устройство для исправления одиночных и обнаружения многократных ошибок

СОЮЗ СОНЕ(СНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК с.В Н 04 1. 1/1 ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ БРЕТЕН ВТОРСНОМУ С ЕЛЬСТ В. И, Сте алабано во СССР76 ТРОИСТВО ДЛЯ ИС ОБНАРУЖЕНИЯ МН вт,св. Р 566375с я тем, что, времени исправл АВЛЕНИЯОКРАТНЫХо т л ицельюия и(54) (57) У ОДИНОЧНЫХ ОШИБОК по ч а ю щ е уменьшени Выл(61) (21) (22) (46) (72) А.В, ценк (53) (56) Р 56 5663753530609/18-0930.12,8207.03.84. Бюл. 9 9А,И.Бецков, В,В,Ивашинкаченко, Е,И,БороденкоВ.А.Краснобаев и А,В621.394.147(088.8)1. Авторское свидетель375, кл. Н 04 Ъ 1/10,отип) .С П 801 078655 обн аружени я оши бок в кодовой комбинации, в него введены второй элемент ИЛИ, элемент НЕ, при этом управляющий вход ключа соединен с дополнительным входом накопителя через введенные последовательно соединенные третий элемент ИЛИ и триггер, к второму " входу которого подключен выход элемента НЕ, вход которого подключен к выходу блока обнаружения ошибок, вход которого подключен к выходу сумматора по модулю два через второй элемент ИЛИ, второй вход которого подключен к информационному входу первого элемента ИЛИ, второй вход третьего элемента ИЛИ является установочным входом устройства.РфИзобретение относится к передачеданных и может использоваться в устройствах защиты от ошибок аппаратурыпередачи данных,По основному авт.св. Р 566375известно устройство для исправления 5одиночных и обнаружения многократныхошибок, содержащее сумматор по модулю два, к входам которого подключенывыходы накопителя и датчика одиночных ошибок соответственно, выход сумматора по модулю два подключен куправляющему входу ключа через блокобнаружения ошибок, а к информационному входу ключа непосредственно,управляющий вход которого соединен свходом датчика одиночных ошибок, атакже элемент ИЛИ, при этом к входунакопителя подключен выход элемента ИЛИ, к одному из входов которогоподключен выход ключа, управляющийвход которого соединен с дополнительным входом накопителя 1,Недостатком известного устройствадля исправления одиночных и обнаружения многократных ошибок являетсянизкое быстродействие, обусловленноезатратой времени на формированиедатчиком одиночных ошибок нулевоговектора ошибки на анализ комбинацииблоком обнаружения ошибок,30Цель изобретения - уменьшение времени исправления и обнаружения ошибок в кодовой комбинации,Указанная цель достигается тем,,что в устройство для исправления оди- З 5ночных и обнаружения многократныхошибок, содержащее сумматор по модулю два, к входам которого подключены выходы накопителя и датчика одиночных ошибок соответственно, выход 40сумматора по модулю два подключен куправляющему входу ключа через блокобнаружения ошибок, а к информацион-,ному входу ключа непосредственно,управляющий вход котоРого соединен 45с входом датчика одиночных ошибок,а также элемент ИЛИ, при этом к входу накопителя подключен выход элемента ИЛИ, к одному из входов которого подключен выход кдоча, управляющий вход которого соединен с дополнительным входом накопителя, введены второй элемент ИЛИ, элемент НЕ,при этом управляющий вход ключа соединен с дополнительным входом накопителя через введенные последовательно соединенные третий элементИЛИ и триггер, к второму входу кото"рого подключен выход элемента НЕ,вход которого подключен к выходублока обнаружения ошибок, вход которого подключен к выходу сумматорапо модулю два через второй элементИЛИ, второй вход которого подключенк информационному входу первогоэлемента ИЛИ, при этом второй вход 65 третьего элемента ИЛИ является установочным входом устройства,На чертеже представлена структурно-электрическая схема устройствадля исправления одиночных и обнаружения многократных ошибок,Устройство содержит сумматор 1 по модулю два, накопитель 2, датчик 3 одиночных ошибок, ключ 4, блок 5 обнаружения ошибок, элементы ИЛИ 6-8, элемент НЕ 9, триггер 10, установочный вход 11.Устройство для исправления одиноч ных и обнаружения многократных ошибок работает следующим образом,В исходном состоянии на установоч ный вход 11 подается единичный сигнал, который через элемент ИЛИ 7 поступает на счетный вход триггера 10 и устанавливает его в единичное состояние, Принятая комбинация через элементы ИЛИ 6 и 8 вводится соответственно в накопитель 2 и блок 5, Во время заполнения накопителя 2 блок 5 анализирует принятую комбинацию,При обнаружении ошибки на выходе блока 5 появляется единичиый сигнал, который через элемент ИЛИ 7 поступает на счетный вход триггера 10, триггер 10 выдает разрешающий импульс для снятия комбинации из накопителя 2 получателем и устанавливается в нулевое состояние.Если в первом цикле проверки блок 5 обнаруживает ошибку, то на выходе блока 5 образуется нулевой сигнал, который инвертируется элементом НЕ 9, Единичный сигнал, поступая с выхода элемента НЕ 9 на нулевой вход триггера 10, устанавливает последний в нулевое состояние Далее комбинация выдается на проверку второй раз, но уже из накопителя 2 на сумматор 1, На сумматоре 1 на комбинацию накладывается вектор ошибки, формируемый датчиком 3, и результат с выхода сумматора 1 через элемент ИЛИ 8 поступает в блок 5.При обнаружении ошибки. на выходе блока 5 вновь появляется нулевой сигнал, инвертируемый элементом НЕ 9. Триггер 10 остается в нулевом состоянии и комбинация из накопителя 2,выдается второй раз с наложением очередного вектора одиночной ошибки и анализом в блоке 5, Процесс формирования различных векторов одиночных ошибок происходит до первого необнаружения ошибки, но не более П раз. Если при очередной проверке ошибка в анализируемой комбинации не обнаруживается, то блок 5 выдает единичный сигнал на ключ 4 и датчик 3 непосредственно, а на счетный вход триггера 10 - через элемент ИЛИ 7,1078655 Составитель Т.ПоддубнякРедактор С,Квятковская Техред В.Далекорей Корректор А, Зимокосов Тираж 635 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Иосква, Ж, Раушская наб д, 4/5 Заказ 987/54 Филиал ППП Патентф, г.ужгород, ул.Проектная, 4 Ключ 4 открывается, триггер 10 переходит в единичное состояние, а датчик 3 выдает вектор ошибки, аналогичный предыдущему. При очередной выдаче комбинации из накопителя 2 не сумматоре 1 происходит исправление ошибки. Исправленная комбинация черезпоследовательно соединенные ключ 4и элемент ИЛИ 6 вводится в накопитель 2 и одновременно через элементИЛИ 8 в блок 5. После анализа комбинации единичный сигнал необнаружения ошибки с выхода блока 5 поступает через элемент ИЛИ 7 на счетныйвход триггера 10, Триггер 10 выдаетединичный импульс для снятия исправленной комбинации из накопителя 2 получателем и устанавливается в нулевое состояние,Если в течение И+1) проверокотождествления комбинации с кодовойне происходит, то блок 5 вырабаты 5 вает сигнал ошибка,Технико-экономическая эффективность изобретения заключается в уменьшении времени исправления и обнаружения ошибок в кодовой комбинации, что позволяет повысить скорость передачи информации в высокоскоростных каналах передачи данных или уменьшить количество каналов при передаче одинакового обьема информации за одно и то же время,