Устройство для исправления ошибок

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09) (И) д) С 06 Р 11/08 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ(56) 1. Авторское свидетельство СССРВ 736104, кл. С 06 Г 11/08, 1978.2. Авторское свидетельство СССРМ" 614437, кл. С 06 Р 11/08, 1975(54)(57) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК, содержащее триггерный регистр, дешифратор, первый элемент ИЛИ, группу элементов И, группу элементов ИЛИ, причем информационные входы триггер- ного регистра являются информационными входами устройства, выходы дешифратора, соответствующие разрешенным комбинациям, соединены с входами первого элемента ИЛИ, выходы дешифратора, соответствующие запрещенным комбинациям с одиночной ошибкой в 1 -и разФ ряде, соединены с входами 1 -го элемента ИЛИ группы, выход которого соединен с первым входом 1 -го элемента И группы, выход которого соединен со счетным входом-го разряда триггер; ного регистра, вторые входы всех элементов И группы объединены, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможносЪФтей устройства путем коррекции двойных ошибок и формирования сигналов кратности ошибок, в него введены региСтр сдвига, второй и третий элементы ИЛИ,. два элемента ИЛИ-НЕ, четыре элемента И, элемент НЕ, два элемента задержки и группа сумматоров по модулю два, причем выходы регистра соединены с первыми входами соответствующихсумматоров по модулю два группы,выходы сумматоров по модулю два группы соединены с входами дешифратбра иявляются информационными входамиустройства, выходы элементов ИЛИгруппы соединены с входами второгоэлемента ИЛИ, выход которого соединенс первым входом первого элементаИЛИ-НЕ и является выходом одиночнойошибки устройства, выход первогоэлемента ИЛИ является выходом исправ"ности устройства и соединен с вторымвходом первого элемента ИЛИ-НЕ ивходом элемента НЕ, выход которогосоединен с первыми входами первогои второго элементов И, выходы которых соединены с входами третьего,элемента ИЛИ, выход которого черезпервый элемент задержки соединен свторым входом первого элемента Игруппы и входом второго элементазадержки, выход которого соединен с вторым входом второго элементаИ, выходы регистра сдвига соединены1 с вторыми входами сумматоров по модулю два группы и входами второгоэлемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход, которого соединен с единичным входом младшего раз ряда регистра сдвига, первый вход четвертого элементаИ соединен с выходом второго элемента задержки, ,выход первого, элемента ИЛИ-НЕ является выходом двойной ошибки устройства и соединен с вторыми входами третьего и четвертого элемен.тов И, выход четьертого элемента И1095183 соединен с входом сдвига регистра дом регистра сдвигасдвига, второй вход первого элемента, ся входом запускаИ соединен с установочным вхо- ва. и являетустройст Йзабретение относится к вычислителыой технике и может быть использовано в устройствах переработки ипередачи дискретной информации.Известно устройство для исправле. ния ошибок, содержащее регистр приема, матричный дешифратор, первый,элемент ИЛИ, регистр сдвига, элемент И, первый элемент запрета,элемент задержки, первый вход элемен 1 Ота И является первым входом устройства, второй вход элемента И соединен с первым входом регистра сдвигаи выходом первого элемента запрета,а выход - с вторым входом регистра 15сдвига, выход которого соединен спервым входом регистра приема,выход которого соединен с входомматричного дешифратора, выходыкоторого соединены с входами первого элемента ИЛИ, выход которогосоединен с первым входом первогоэлемента запрета и выходом устройства, второй вход устройства соединенс входом элемента задержки, выход 25которого соединен с вторым входомпервого элемента запрета, второй итретий элементы запрета, регистрпамяти, блок ключей, второй элемент ИЛИ и дешифратор одиночных ошибок, вход которого соединен с выходом регистра приема, а его выходы -с входами второго элемента ИЛИ,выход которого соединен с первымвходом второго элемента запрета, вто- З 5рой вход которого соединен с вторымвходом устройства, а выход - с первымвходом третьего элемента запрета,второй вход которого соединен с выходом первого элемента ИЛИ, а выход . 4 рс первым входом блока ключей, второйвход которого соединен с выходом реги".стра памяти, а выход - с вторым входомрегистра приема 1.Недостатком этого устройства является то., что в нем производитсякоррекция двойных ошибок лишь в том 1"случае, когдаместоположение одной из них известно, Если же ошибки вызваны двумя сбоями, то они не могут быть исправлены.Наиболее близким техническим решением к предлагаемому является устройство для исправления ошибок, содержащее регистр приемных элементов, дешифратор, элемент ИЛИ, элемент фиксации окончании приема кодовой комбинации, элемент запрета, выходы регистра приемных элементов соединены со входами дешифратора, выходы которого, соответствующие разрешенным комбинациям, соединены со входами элемента ИЛИ, выход элемента ИЛИ соединен с управляющим входом элемента апрета, информационный вход котороо соединен с выходом элемента фиксации окончания приема кодовой комбинации, группу элементов ИЛИ и группу элементов И, причем выход элемента запрета соединен с первыми входами элементов И группы,:вход тактовых импульсов устройства соединен со вторыми входами элементов И группы; выходы дешифратора, соответствующие загрещенным комбинациям, соединены со входами элементов ИЛИ группы, выходы которых соединены с третьими входами соответствующих элементов И группы, выходы элементов И группы подключены ко входам регистра приемных элементов 21 .Недостатком устройства являются его узкие функциональные возможности, которые заключаются в том, чтооно не позволяет корректировать двойные ошибки и формировать сигналы ократности ошибок.Цель изобретения - расширение функциональных возможностей устройства за счет коррекции двойных ошибок и формирование сигналов о кратности ошибок. Поставленная цель достигаетсятем, что в устройство для исправленияошибок, содержащее трпггерный регистр,1095183го А четвертого элементов И, выход чет" вертого элемента И соединен со входом сдвига регистра сдвига, второй вход первого элемента И соединен с устано" вочным входом регистра сдвига и является входом запуска устройства.На чертеже приведена структурная схема устройства для исправления ошибок.В состав устройства для исправлению ошибок входят триггерный регистр 1, группа 2 сумматоров по модулю два, дешифратор 3, группа 4 элементов ИЛИ, первый, элемент ИЛИ 5, второй элемент ,ИЛИ б, первый и второй элементы ИЛИ-НЕ 7 и 8, третий и четвертый элементы И 9 и 10 группа 11 элементов И, регистр 12 сдвига, элемент НЕ 13, вход 14 сдвига регистра 1 Ъ сдвига, йн формационные входы 15 устройства, информационные выходы 16 устройства, выход 17 исправности устройства, выход 18 одиночной ошибки устройства, выход 19 двойной ошибки устройства, вход 20 запуска устройства, первый и второй элементы И 21 и 22,третий элемент ИЛИ 23, .первый и второй элементы задержки 24 и 25.Устройство работает следующим образом.В исходном состоянии регистр 1 и регистр 12 сдвига обнулены, На информационные входы 15 устройствапоступает декодируемое слово изаписывается в регистр 1. Далее предполагается, что поступившее слово закодировано с помощью избыточного кода, позволяющего исправлять двойные ошибки (т.е. кодовое расстояние не меньше пяти). После приема слова в регистр 1 на вход 20 запуска устройства подается единичный импульс, свидетельствующий о начале декодирования слова. По этому сигналу производится обнуление регистра 12 сдвига и при наличии ошибок их исправление.Процесс функционирования устрой ства при трех различных ситуациях которые могут возникнуть при декодировании слова, следующий. 20 дешифратор, первый элемент ИЛИ,группу элементов И, группу элементов ИЛИ, причем информационные входытриггерного регистра являются информационными входами устройства, выходы 5дешифратора, соответствующие разрешенным комбинациям, соединены со входами первого элемента ИЛИ, выходыдешифратора, соответствующие запрещенным комбинациям с одиночной .ошибкой Ов д-м разряде соединены со входами.-го элемента ИЛИ группы, выходкоторого соединен с первым входом1-го элемента И группы, выход которого соединен со счетным входом -го 15разряда триггерного регистра, вторыевходы всех элементов И группы объединены, введены регистр сдвига, второй и третий элементы ИЛИ, два элемента ИЛИ-НЕ, четыре элемента И,элемент НЕ, два элемента задержки игруппа сумматоров по модулю два,причем выходы регистра соединены спервыми входами соответствующих сумматоров по модулю два группы, выходы 25сумматоров по модулю два группысоединены со сходами дешифратора иявляются информационными входамиустройства, выходы элементов ИЛИгруппы соединены со входами вторрго 30элемента ИЛИ, выход которого соединен с первым входом первого элементаИЛИ-НЕ и является выходом одиночнойошибки устройства, выход первогоэлемента ИЛИ является выходом исправ- З 5ности устройства и соединен со вторымвходом первого элемента ИЛИ-НЕ ивходом элемента НЕ, выход которогосоединен с первыми входами первогои второго элементов И, выходы которых 4 Осоединены со входами третьего элементаИЛИ, выход которого через первый элемент задержки соединен со вторым входом первого элемента И группы,и входомвторого элемента задержки, выход 45которого соединен со вторым входом ,второго элемента И,. выходы регистрасдвига соединены со вторыми входамисумматоров по модулю два группы ивходами второго элемента ИЛИ-НЕ, выход 5 укоторого соединен с первым входомтретьего элемента И, выход которогосоединен с единичным входом младшегоразряда регистра сдвига, первый вход;четвертого элемента И соединен с55выходом второго элемента задержки,выход первого элемента ИЛИ-НЕ является выходом двойной ошибки устройстваи соединен со вторыми входами третьеЕсли в принятом слове нет ошибок,то записанное в регистр 1 слово без изменений через сумматоры 2 по модулю два группы поступает на входы депифратора 3. На одном из выходов дешифратора, которые соединены со входами элемента ИЛИ 5, имеется единичный уровень. Этот единичный сигнал9 10951 поступает на выход 17 исправности устройства и свидетельствует о том, что с информационных выходов 16 устройства можно считывать декодированное слово. Одновременно этот сигнал поступает на вход элемента НЕ 13. За счет этого элементы И 21 и 22 закрыты. На выходах 18 и 19 уст 11 1 ройства в этой ситуации код 0Если в принятом слове одна ошибка, 10 то слово также из регистра 1 без изменений через сумматоры 2 ло модулю два группы поступает на входы дешифратора 3. На одном из выходов дешифратора 3, соединенном с соответствующим элементом ИЛИ 4 группы, появляется единичный сигнал. Этот сигнал поступает на соответствующий элемент И 11 группы и через элемент ИЛИ 6 на выход 18 одиночной ошибки устрой ства, свидетельствуя о наличии одиночной ошибки. На выходах 17 и 19 при этом код "0". Единичный сигнал с входа 20 запуска устройства поступает на второй вход элемента И 21 25 и открывает его, так как с выходаэлемента НЕ 13 поступает код "1". Единичный сигнал через элемент ИЛИ 23 и элемент задержки 24 открывает один из элементов И 11 группы, соответсэвуЗ 0 ющий разряду, принятому с искажением, и в регистре 1 производится исправлениеискаженного разряда путем инвертирования за счет подачи сигнала на счетный вход триггера. На одном из выходов дешифратора 3, соединенном со входами элемента ИЛИ 5, появляется единичный уровень, который выдается на выход 17 устройства, свидетельствуя об окончании декодирования слова. Од"щ новременно на выходе элемента НЕ 13 появляется код "0", который закрывает элементы И 21 и 22. Декодированное слово выдается на выход 16 устройства, 451Если в принятом слове две ошибки, то ни на одном выходе дешифратора 3 не будет единичного сигнала, На выходах элементов. ИЛИ 4 группы элемента ИЛИ 5 и элемента ИЛИ 6 код фо", На 50 выходе элемента ИЛИ-НЕ 7, и следова" тельно, на выходе 19 устройства код "1 ф, который свидетельствует о наличии двойной ошибки. Регистр 12 сдвига предварительно обнулен сигналом со входа 20 запуска устройства. Поэтому на выходе элемента ИЛИ-НЕ,8 код "1" и единичный уровень с выхода 83элемента ИЛИ-НЕ 7 открывает элемент И 9 и производится запись единицы в младший разряд регистра сдвига 12.Рассмотрим два случая: одна из ошибок возниклн в младшем разряде принятого слова; в младшем разряде принято" го слова нет ошибок. Младшие разряды принятого слова располагаются в разрядах регистра 1, показанных справа. В первом случае появление "1" на выходе младшего разряда регистра 12 сдвига приводит к тому, что младший искаженный разряд принятого слова с помощью соответствующего сумматора 2 по модулю два инвертируется. При этом на выходе сумматоров 2 по модулю два группы появляется слово, содержащее всего лишь одну ошибку. Поэтому на соответствующем выходе дешифраторов 3 появляется код "1", который поступает на вход одного из элементов ИЛИ 4 группы с появлением кода "1" на выходе первого элемента 24 задерж-, ки открывается один из элементов И 11 ,группы, и вторая ошибка исправляется.На одном из выходов дешифратора 3, соединенном со входами элемента ИЛИ 5, появляется единичный сигнал, который проходит на выход элемента ИЛИ 5 и свидетельствует аб оконча-нии декодирования принятого слова. Одновременно код "0" с выхода элемента НЕ 13 поступает на первые входы элементов И 21 и 22 и закрывает их.Кроме того, код "0" с выхода элемента ИЛИ-НЕ 7 поступает на вход элемента И О и запрещает прохождение единичного сигнала с выхода второго элемента 25 задержки в шину сдвига регистра 12 сдвига. Исправленное слово выдается на выход 16 устройства, При этом младший разряд слова, корректируется за счет наличия в младшем разряде регистра 12 сдвига, а другой искаженный разряд проинвертирован за счет подачи кода "1" на соответствующий триггер регистра 1,Когда при двойной ошибке в младшем разряде принятого слова нет ошибки, то появление "1" в младшем разряде регистра 12 не приводит к появлению на выходе сумматоров 2 по модулю два группы слова, которое имеет один искаженный разряд, Следовательно, на всех выходах дешифратора 3 код "0", Единичный сигнал с выхода элемента ИЛИ-НЕ 7 разрешает прохождение кода "1" с выхода второго элемента 25 задержки через элемент И 10. По109583 8 О Заноз 359931 ТнПаа 699 ПоПоненоеППП "Патентг. Уагород, ул.Проехтная,4 этому сигналу производится сдвиг на один разряд влево содержимого регист,ра 12. Поскольку на выходе элемента ИЛИ-НЕ 8 код "0", то элемент И 9 закрыт. Следовательно, в регистре 12 5 код 11" будет только во втором разряде.Если одна из ошибок в принятом слове возникает во втором разряде, то с появлением "1" в соответствующем разряде регистра 12 на выходе сумматоров 2 по модулю два группы появляется слово, содержащее одиночную ошибку. Коррекция одиночной ошибки производится как и в предыдущем случае. Отличие заключается лишь в том, что единичный сигнал на выходе первого элемента 24 задержки появляется за счет цепи обратной связи через открытый элемент И 22. Если ошибки содержатся не в первом и втором разрядах, а в старших, то за счет подачи на первый вход элемента И 10 соответствующего количества единичных сигналов производится сдвиг в регистре 12 на требуемое число разрядов. Исправленное слово поступает на выход 16 устройства, при этом на выходе 17 устройства код "1", свидетельствующий об окончании декоди- рования слова,Таким образом, предлагаемое устройство позволяет корректировать двойные ошибки в принятых словах, а также формировать сигналы о кратности ошибок.