Декодер циклического кода с исправлением ошибок и стираний

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТВ ВТОРС УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(72) В.С. Давыдов и А.Б. Жуков (71) Новосибирский электротехнический институт(56) 1. Авторское свидетельство СССР 9396826, кл. Н 03 К 13/32, 1971.2. Авторское свидетельство СССР В 323778, кл. С, 06 Р 11/08, 1969 (прототип).(54)(57) ДЕКОДЕР ЦИКЛИЧЕСКОГО КОДА С ИСПРАВЛЕНИЕМ ОШИБОК И СТИРАНИЙ, содержащий блок разделения комбинаций первый выход которого подключен к входу регистра сдвига, а также мажо-. ритарные блоки, о т л и ч а ю щ и йс я тем, что, с целью упрощения путем исключения кольцевых регистров сдвига, в него введены генераторконтрольных проверок "Стирание",генератор контрольных проверок "Ошибка", сумматор по модулю два и решающий блок, при этом первый и,второй выходы блока разделения комбинаций подключены соответственно к входам генератора контрольных проверок"Ошибка" и генератора контрольныхпроверок "Стирание", выходы разрядов которых подключены к соответствующим входам решающего блока, выходы которого через первый мажоритарный блок подключены к одному из входов сумматора по модулю два, к другому входу которого подключен выходрегистра сдвига, причем выходы разрядов генератора контрольных прове:,рок "Стирание" через второй мажори. тарный блок подключены к управляющему входу решающего блока.50 1 , 10833Изобретение относится к радиотехнике и может использоваться в аппаратуре передачи данных по каналу с помехами.Известен декодер циклическогокода с исправлением стираний, со 5держащий регистры информационный истираний с цепями обратной связи,блок кодирования корректйрующего кода,сумматор, по модулю 2, элементы"Запрет", рекуррентный датчик и вы.ходной регистр сдвига, подключенныйк одному из входов элемента И,к второму входу которого и к входудатчика разрешающего импульса под 15ключен триггер, кроме того, междувходами информационного регистраи блока кодирования корректирующегокодаи входами сумматора по модулю2 включены элементы "Запрет",а между выходами сумматора по модулю2 и входом триггера включены последовательно соединенный дополнительныйтриггер и элемент И, причем к вторымвходам элементов "Запрет" подключенрегистр стираний, а к выхсщам блокакодирования корректирующего кодаи выходного регистра сдвига подключенрекуррентный датчик через дополнительный регистр сдвига 1 3,ЗО Недостатком данного устройства является сложность регистров, кодирующего блока и рекуррентного датчика, входящих в состав уст-, ройства. Наиболее близким к предлагаемому является декодер для циклического кода с исправлением ошибок и стира- ний, содержащий блок разделения 40 комбинаций, первый выход которого подключен к входу регистра сдвига, а также мажоритарные блоки, кольцевой регистр сдвига, элементы НЕ, выходы разрядов регистра сдвига, 45 соответствующие нулевым позициям опорных комбинаций кодовых колец, соединены с первыми входами первых элементов И, а выходы разрядов регистра сдвига, соответствующих единичным позициям опорных комбинаций, соединены с первыми входами первых элементов И через элементы НЕ, выходы разрядов кольцевого регист, ра сдвига соединены с вторыми вхо дами первых элементов И, выходы первых элементов И соединены с вхоЛщи пороговых элементов2Ъ 87 2Недостатком известного устройства является сложность реализации кольцевых регистров сдвига.Цель изобретения - упрощениедекодера путем исключения кольцевых регистров сдвигаДля достижнния поставленной це-. ли в декодер циклического кода с исправлением ошибок и стираний, содержащий блок разделения комбинаций, первый выход которого подключен к входу регистра сдвига, а также мам жоритарные блоки, введены генератор контрольных проверок ".Стирание", генератор контрольных проверок "Ошибка", сумматор по модулю два и решающий блок, при этом первый и второй выходы блока разделения комбинаций подключены соответственно к входам генератора контрольных проверок "Ошйбка" и генератора контрольных проверок "Стирание", выходы разрядов которых подключены к соответствующим входам решающего блока, выходы которого через первый мажоритарный блок подключены к одному из входов сумматора по модулю два, к другому входу которого подключен выход регистра сдвига, причем выходы разрядов генератора контрольных проверок "Стирание" через второй мажоритарныйблок подключены к управляющему входурешающего блока.На фиг,1 представлена электрическая схема декодера циклического кода с исправлением ошибок и стираний на фиг.2 - вариант реализации генератораконтрольных проверок.Декодер циклического кода содержит регистр 1 сдвига, блок 2 разделения комбинаций, генератор 3 контрольных проверок "Ошибка", генератор 4 контрольных проверок "Стирание", первый и второй мажоритарные блоки 5 и 6, решающий блок 7 и сумматор 8 по модулю два. Генераторы 3 и 4 контрольных проверок "Ошибка" и Стирание" для циклического кода (7,4) с порождающим полиномомф+5+ +состоятиз регистра 9 сдвига, число разрядов которого определяется количеством проверочных разрядов и сумматоров 10- 10 по модулю два.Декодер работает следующим образом.Информационная последовательность,закодированная в циклическом коде,поступает на вход блока 2 разделениякомбинаций. Работ декодера разбита1083387 Такт Вход ГКПС ".х" ГКПО Ы" 0123 0123 1000 0 0000 1 1 20 0100 0 0000 1001 1000 0 0 0100 1011 . 1001 О 0 0 1000 0011 0 0010 1100 0 О 1101 0 О 1010 0 0 0001 10 0 0 0111 0 О 0 1011 0 0 0110 0 0 0 1100 0 0 ный блок 5 выдает на выходе единичный;сигнал, если на его входах будутприсутствовать две и более единиц,Из таблицы видно, как определяется вектор ошибок трансформаций и стираний. Первый мажоритарный блок 5 срабатывает от двух единиц, поступающих с генератора 3 контрольных проверок "Ошибка" на 7-;.м такте, тем самым указывая, что на первой позиции присутствует ошибка трансфор" мации. Второй мажоритарный блок 6 срабатывает от трех единиц, поступающих с генератора 4 контрольных проверок "Стирание" на 9-.м такте, тем самым указывая, что на З-й позиции присутствует ошибка "Стиранием, а ее значение определяется по состоянию генератора 3 контрольных проверок "Ошибка". В данном случае на третьей позиции происходит стирание "1". а второй мажоритарный блок 6 - притрех единицах, Процесс декодированияпредставлен в виде таблицы,Выход ГКПС "х" МЭ "х" ГКПО МЭ Ы" 0101 О 1110 0 1000 1 0100 . 0 1001 О 0011 0 0010 0 Полученный вектор ошибок складывается по модулю два при помощи сумматора 8 по модулю два с записанной в регистр 1 сдвига кодовой последовательностью,+1010000 10011101На выходе сумматора 8 по модулю два комбинация полностью соответствует передаваемой.Таким образом, декодер осуществляет коррекцию одиночной ошибки трансформации и одиночной ошибки стирания.Включение в схему декодера циклическогокода с исправлением ошибок и стираний двух генераторов. проверок, сумматора по модулю два, ре1083387 г.2 Составитель В. ЕвдокимоваРедактор В. Петраш Техред С.Иигунова Корректор А,. Зьмокосо каз 1789/53 Тираж 635 Подпис ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5но илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 7шающего блока, с соответствующими связями позволяет исключить из схемы регистр сдвига на п ячеек, регистр опорного сигнала на и ячеек и уменьшить количество схем НЕ и И.Для реализации предлагаемого декодера необходимо иметь один регистр 8двига на И.,ячеек, два генератораконтрольных проверок на Ф ячеек,т, е. 2 ячеек памяти и 2 3 схемсовпадения, где М " число провероч"ных разрядов в информационной посИедовательности; Э - число контроль"ных проверок.