Патенты с меткой «ошибок»

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1141439

Опубликовано: 23.02.1985

Авторы: Анищенко, Антоневич, Коялис, Сабаляускас

МПК: G08C 25/04

Метки: информации, исправлением, кодирования, ошибок, передачи, приема, сбора

...подключен кпервым входам первого дешифратораимпульсов, счетчика импульсов иэлемента И, выход которого соединенс первым входом первой группы элементов И, выход которого подключен,соответственно, к первьвювходамблока контроля и буферного регистраи к входу группы элементов ИЛИ, выход которого соединен с первым входом сумматора, выход которогосоединен с первым входом второгодешифратора импульсов, выход которого подключен к второму входу буферного регистра к третьему входу которого подсоединен выход блока контроля, выход счетчика импульсов подключен к второму входу первого дешифратора импульсов, первый и второй выходы которого подключены соответственно с первым входом нереключателя и с,входом триггера, первый выход которого соединен с...

Номер патента: 1141452

Опубликовано: 23.02.1985

Авторы: Борисюк, Брянцев, Прудских, Уланов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп - пы, другие - к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.На чертеже показана структурная схема предлагаемого устройства.Устройство содержит накопитель 1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока...

Номер патента: 1141453

Опубликовано: 23.02.1985

Авторы: Бруевич, Воробьев, Куликов, Кустов

МПК: G11C 29/00

Метки: групповых, запоминающее, коррекцией, ошибок

...блока 6 коррекции, вход элемента 7 задержки является входом 67 запуска устройства первый выход 68 элемента 7 задержки со-, единен с первым входом коммутатора 8, второй 69 - с входами синхронизации накопителей 1-5, третий 70 - с вторым входом коммутатора 8, четвертый 71 - с первым входом первого элемеьта И 9, а пятый 72 является управ 3 яющим выходом устройства, выходы 73-88 блока 6 коррекции соединены с первыми входами элементов НЕ1141453 7РАВНОЗНАЧНОСТЬ 10-25, а выходы являются информационными выходами 90 устройства, входы признака записи накопителей 1-5 соединены с входом 1 признака записи блока 6 коррекции и 5 являются входом 91 записи устройства, входы признака считывания накопителей 1-5 и блока 6 коррекции объединены с...

Номер патента: 1142862

Опубликовано: 28.02.1985

Авторы: Николаев, Раев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок, постоянное

...элементов И соединены с входами элементов ИЛИ, причем выходы элементов ИЛИ основных блоков постоянной памяти соединены с входами третьей группы блока декодиро-, вания, входы четвертой группы которого подключены к выходам элементов ИЛИ дополнительных блоков посто янной памяти.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит основные блоки 1 постоянной памяти, дополнительные .блоки 2 постоянной памяти, блок 3 декодирования, дешифратор 4, элементы И 5 и 6, элементы ИЛИ 7 и 8,Блоки 1 предназначены для хранения основной информации, блоки 2 для хранения контрольной информации.Блоки 1 и 2 выполнены на полупроводниковых многоразрядных микросхемах памяти. Хотя каждый блок 1 или 2 является многовыходным (К - число...

Номер патента: 1146829

Опубликовано: 23.03.1985

Авторы: Балькин, Голосной, Зайченко, Кот, Ляшевич, Сапунков

МПК: H04N 1/40

Метки: коррекции, ошибок, сигналов, факсимильных

...сигналов ошибокна границу двух резко отличающихсятонов изображения.Цель изобретения - повышение точности коррекции путем повышения точности предсказания адреса наиболеесхожего с пораженным участка сигнала изображения. за счет использования 29 ъ дополнительной информации в результате анализа строк, следующих запораженной,Поставленная цель достигаетсятем, что в устройство коррекции ошибок факсимильных сигналов, содержащее блок обнаружения ошибок, входной переключатель, первый запоминающий блок, экстраполятор адреса, коммутатор и выходной переключатель,выход которого является выходом устеройства, причем ш выходов первогозапоминающего блока подключены к соответствующим ш входам экстраполятораадреса и к соответствующим ш входамкоммутатора,...

Номер патента: 1149260

Опубликовано: 07.04.1985

Автор: Музыченко

МПК: H03M 13/03

Метки: весом, коде, обнаружения, ошибок, параллельном, постоянным, разрядном

...установки счетчика импульсовпо модулю (К+1), единичный вьвсодКБ-триггера (и+1)-го разряда распре.делителя импульсов соединен спервым информационныс входом блока син.хронизации, вьпсод элемента ИЛИ соединен со счетным входом счетчикаимпульсов по модулю (К+1), выходыкоторого, соответствующие весам Ки (К+1), соединены соответственнос информационным входом триггера ивторым информационным входом блокасинхронизации, выход триггера является выходом контроля устройства. На фиг, 1 дана структурная схема предлагаемого устройства для общего случая; на фиг. 2 к 3 - схемы коммутаторов. Предлагаемое устройство содержитсчетчик 1 импульсов ло модулю(К+1), элемент ИЛИ 2триггер 3,блок 4 синхронизации генератор 5тактовых импульсов, разряды...

Номер патента: 1149263

Опубликовано: 07.04.1985

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G06F 11/08

Метки: исправления, обнаружения, ошибок

...информации, группа корректиру.ющих входов которого соединена с выходами дешифратора, выход блока кор-.рекции информации является информационным выходом устройства, содержит формирователь синдрома, содержащий шесть узлов свертки по модулю 50два, блок обнаружения четного числаошибок, содержащий сумматор по модулю два, элемент И-НЕ и элемент И,причем входы элемента И соединенысоответственно с инверсным выходом 55сумматора по модулю два и выходомэлемента И-НЕ, блок обнаружения ложной коррекции, содержащий пять влементов И-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-НЕ, соединены с соответствующими входами пятого элемента И-НЕ, и элемент ИЛИ, причем входы первого узла свертки по модулю два формирователя синдрома...

Номер патента: 1149313

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: вероятных, запоминающее, наиболее, обнаружением, ошибок

...блока свертки.Адресные входы накопителя подключены к другим входам первого и второго формирователей сигналов четности, первого и второго блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены 40 к другим входам третьего и четвертого блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены к другим входам элементов ИЛИ первой и второй групп. На фиг. 1 изображена функциональная схема предлагаемоГо устройства в первом варианте его выполнения; на фиг. 2 - 5 - то же, другие варианты выполнения; на фиг. 6 - функциональная схема наиболее предпочтительного варианта выполнения...

Номер патента: 1149314

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...группы и входы первой группы входов элементов И девятой группы соединены с числовыми входами накопителя, входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И пятой группы соединены с входами элементов И одиннадцатой группы и входами второй группы входов элементов И девятой группы, выходы элементов И седьмой, девятой и одиннадцатой групп подключены соответственно к входам третьей, четвертой и пятой групп входов . третьего формирователя сигналов четности, одни из входов элементов И шестой группы и входы первой группы входов элементов И десятой группы соединены с одними из числовых выходов накопителя, выходы элементов И шестой...

Номер патента: 1149315

Опубликовано: 07.04.1985

Авторы: Бородин, Иванов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И, выходами...

Номер патента: 1151969

Опубликовано: 23.04.1985

Авторы: Бабанин, Егоров, Пеньков, Петров, Солоницын, Типикин

МПК: G06F 11/08

Метки: защиты, ошибок, памяти

...буферной памяти БКС сра". зу же поступают в блок 4 формирования синдромов, в котором за 37 тактов параллельно вычисляются по девять синдромов для каждого БКС.Блок 5 вычисления определителей (фиг. 4) поочередно обрабатывает каж - дое БКС в отдельности, Для каждого БКС вычисляются значения главного и частных определителей линейной системы уравнений, коэффициенты по" линома ошибок, и проводится быстрая классификация типов ошибок, в резуль тате которой формируются массивы выводимых данных. В конце цикла работы блока 5 из его памяти считываются значения тех определителей и коэффициентов полинома ошибок, которые соответствуют имеющемуся в обработанном БКС числу ошибок.Определители вычисляются для известной линейной системы...

Номер патента: 1152042

Опубликовано: 23.04.1985

Авторы: Дичка, Корнейчук, Рычагов, Садовский, Юрасов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...ИЛИ 36 соединен с входом элемента 38 задержки, выход 29 которого через элемент 39 задержки подключен к вторым входам элементов И 31 и 33. К первому входу элемента И 40 подключен выход триггера 34, к второму - вькод элемента И 31. К первому входу элемента И 4 1 подключен выход триггера 35, к второму . - выход элемента И 31Первый вход элемента И 42 соединен с выходом триггера 35, второй - с выходом элемента И 33, первый вход элемента И 42 в . с выходом триггера 34, второй - с выходом элемента И 33. К входам трехвходового элемента ИПИ 44 подключены выход элемента И 42, выход элемента И 43 и выход 18 элемента ИЛИ 17. К первому входу эле мента ИЛИ 45 подключен выход эле,мента И 4 1, к второму - выход элемента ИЛИ 44.На фиг. 3 приведен один...

Номер патента: 1156076

Опубликовано: 15.05.1985

Авторы: Минасянц, Туманьян, Угуджян

МПК: G06F 11/08

Метки: контролем, коррекции, ошибок

...поступают в регистр 8 синдромов8, где анализируются.При Я = О, Я; Ф 0 имеет месточетная ошибка, при Я : О, Я - 0ошибки нет, а при Я = 1 имеет местоодиночная ошибка.Контрольная сумма на выходе второго сумматора 10 по модулю два 10 независимо от вида ошибки при правильной работе тракта 3, 4, 6, 7, 8имеет следующий вид 1Изобретение относится к автоматике и вычислительной технике и может быть применено при разработке запоминающих устройств ЦВМ и систем обработки и хранения информации.Цель изобретения - повышение эффективности контроля.На чертеже представлена блок-схе ма устройства,Устройство содержит регистр 1 контрольных разрядов, регистр 2 дан ных, шифратор 3, формирователь 4 четностинакопитель 5, схему 6 сравнения, первый сумматор 7 по...

Номер патента: 1156143

Опубликовано: 15.05.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, многократных, обнаружением, ошибок

...И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами фор 35 40 45 50 55 5 10...

Номер патента: 1158862

Опубликовано: 30.05.1985

Авторы: Гутцайт, Дич, Сойту

МПК: G01B 11/26

Метки: ошибок, призм, угловых

...сетки автоколлиматора равно ь = 4 ьм 1,где Ьсб - отклонение (погрешность)угла между гранями б и Рконтролируемой призмы 4от 90 ; 1 О- фокусное расстояние объектива автоколлиматораОтсюда следует, что цена деленияшкалы автоколлиматора уменьшаетсяв два раза. Вследствие этого повышается точность контроля,При контроле внутреннего угла 45призмы (фиг. 2 и 3) устройство работает следующим образом.Пучок света автоколлиматора направляется на контролируемую призму 4(фиг. 2), которая установлена такимобразом, что нижняя половина пучкасвета автоколлиматора 1 попадаетв призму 4 и падает на грань 5 , а 15верхняя половина пучка проходит надпризмой 4. Отразившийся от грани бпервый световой пучок (нижняя половина основного светового пучка)...

Номер патента: 1161990

Опубликовано: 15.06.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...на Фиг.4 - блок формирователей четности; на фиг.5 - первый преобразователь кодов, элемент ИЛИ, первый и второй дешифраторы; на фиг.6 - таблицы состояний дешифраторов; на фиг.7 - структурнаг схема коммутатора," на фиг.8 - таблица истинности второгопреобразователя,Устройство содержит см.фиг.1)накопитель 1, состоящий из многоразрядных блоков 2 памяти, входыпервой группы накопителя 1 соединены с входами первого блока 3 формирователей контрольных разрядов по 10нечетному модулю и входами первогоблока 4 формирователей четности иявляются числовыми входами 5 устройства, выхоцы первого блока 3 формирователей контрольных разрядов понечетному модулю и выходы первого 15блока 4 формирователей четностисоединены соответственно с входами 6 и 7...

Номер патента: 1162053

Опубликовано: 15.06.1985

Авторы: Евсеев, Крук

МПК: H03M 13/39

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...присутствует разрешающий сигнал с четвертого выхода блока 7 управления, а на информационный выход вычислителя 8 синдрома последовательно 40 поступают символы принимаемой комбинации. В результате через И тактов в вычислителе 8 синдрома будет записан синдром принятой комбинации. 45Если ошибки в принятой комбинации отсутствуют,то на,первом выходе блока обнаружения ошибок формируется разрешающий сигнал, который поступает на первый управляющий вход первого 50 ключа 4, а на втором выходе - запрещающий сигнал, который поступает на информационный вход второго ключа 5 и на первый вход датчика 6 ошибок, запрещающий осуществление в нем .55 сдвигов. При подаче на второй управляющий вход первого ключа 4 разрешающего сигнала с первого выхода...

Номер патента: 1164791

Опубликовано: 30.06.1985

Авторы: Вилесов, Рымина

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с четвертым сумматором 11 помодулю два и счетчиком 1 2, входы 1314 являются управляющими входами 25устройства.Устройство работает следующим образом,ЗОВ исходном состоянии регистры 2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 - на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго...

Номер патента: 1166116

Опубликовано: 07.07.1985

Авторы: Акушский, Инютин, Макеев, Максимов, Пак

МПК: G06F 11/08

Метки: классов, коде, обнаружения, остаточных, ошибок, системы, слабоарифметическом

...с выходом входного модульного регистра 2,Недостатком данного устройства является большой объем оборудования,Целью изобретения является сохра щение объема оборудования.Поставленная цель достигается тем, что устройство для обнаружения ошибок в слабоарифметическом ко. де системы остаточных классов, со держащее входной (И +1)-разрядный модульный регистр, К групп из И шифраторов, группу иэ к сумматоров по модулю, блок сравнения с нулем, причем выходы и информационных разря дов входного модульного (И+к)-разрядного регистра соединены с входами соответствующих шифраторов каж. 16 2дой иэ к групп, выходы шифраторов каждой группы соединены с соответствующими входами соответствующего сумматора по модулю группы, выходы блока, сравнения с нулем...

Номер патента: 1168948

Опубликовано: 23.07.1985

Авторы: Лукоянов, Музыченко

МПК: G06F 11/08

Метки: коде, обнаружения, ошибок, параллельном, разрядном

...коде.Устройство содержит регистр 1 сдвига,первый элемент И 2, группу 3 элементов ИЛИ 10второй элемент И 4, элемент ИЛИ 5, выход6 контроля устройства, выход 7 концаконтроля устройства, первый элемент НЕ 8,каждый разряд регистра сдвига содержитдва триггера 9 и 10 и элементы И - НЕ 11 -6, группу 17 информационных входов устройства, вход 8 сдвига устройства, вход 19записи устройства, второй элемент НЕ 20.Реализация регистра сдвига можетбыть произвольной. Для работы устройстванеобходимо, чтобы старшие разряды регистра сдвига имели аппаратурные средствадля запрегцения записи информации во время сдвига.Устройство для обнаружения ошибок впараллельном д,-разрядном коде работаетследуюшим образом. 25В исходном состоянии в регистр 1 сдвига...

Номер патента: 1169163

Опубликовано: 23.07.1985

Авторы: Гладков, Евсеев, Ойкин

МПК: H03K 21/40

Метки: двоичный, обнаружением, ошибок, счетчик

...4 и открывает их, в результате чего код, соответствующий состоянию счетчика довозникновения сбоя (код числа "1"),переносится из регистра 2 в счетчик1После этого импульс с выхода элемента 12 задержки через элемент ИЛИ 45 7 поступает на счетный вход счетчика 1, увеличивая его содержимое на "1",на вход опроса блока 5 анализа и через элемент 11 задержки - на первый вход элемента И.8. При отсутствиисбоев на втором выходе блока 5 - исходный низкий потенциал, а на выходе формирователя 10 - высокий потен-. 55 циал, поэтому импульс с выхода элемента 1 1. задержки открывает элемент И 8, выходной сигнал которого поступает на вторые входы элементов И груп 7 1169При возникновении в счетчике 1 сбоев в момент переключения счетный импульс, поступающий...

Номер патента: 1172055

Опубликовано: 07.08.1985

Авторы: Гольцова, Пуртов

МПК: H04L 11/08

Метки: каналах, коэффициента, ошибок, связи

...компаратора3 Формируется последовательностьошибок, которая с началом измеренияпоступает на вход и-разрядного счет чика 4 ошибок. Последний работаетв двоично-десятичном коде, содержитчетыре последовательно соединенныедекады, поэтому максимальная емкостьсчетчика составляет десять тысяч. 4В процессе измерений счетчик 4ошибок периодически "опрашивается"с помощью схемы управления, состоящей из счетчика 8 интервалов, формирователя 10 управляющихсигналов уи элементов 9 и 11 задержки, егосодержимое переписывается в регистр5 перезаписи, а счетчик 4 ошибоксбрасывается в нулевое состояние.В регистре 5 перезаписи запоминает- уся содержимое счетчика 4 ошибок,а затем последовательно вводитсячерез мультиплексор 6, дешифратор 7,герконовые реле 13 в...

Номер патента: 1173417

Опубликовано: 15.08.1985

Автор: Поваляев

МПК: G06F 11/08, G11C 29/00

Метки: блоках, двухкратных, информации, исправления, ошибок, передачи, хранения

...элементов, реализующих функцию ИСКЛ 0 ЧАЮЩЕЕ ИЛИ. Блок 4 коррекции реализу. ет на своих выходах следующие логические функции%63) = Р (,ЕЗЭ. мЮ)ч ЕЭ, П. РВс,: 5 Я ЕС, С, Й мС,ЕС )91,где ВО; - функция на 1.й информационной вы. ходной шине устройства;ВС - функция на 1- й контрольной выход.-., ной шкапе устройства;О; - информационный бит сообщения;С - контрольный бит сообщения;ЕО; - ошибка информационного бита сооб. щения:ЕС - ошибка контрольного биты сообщения;В - 1.й разряд синдромного кода;ЛВ - команда чтения;ЧЧ - команда записи.При отсутствии команд чтения или записи 5 лок,коорекции отключается от интерфейса,Управляющие сигналы на входах 12 - 15 уст. ройства формируются устройством, входящим в состав ЭВМ, использующим предлагаемое...

Номер патента: 1173444

Опубликовано: 15.08.1985

Авторы: Галкин, Казаков, Комоцкий, Лесиков

МПК: G11B 27/36

Метки: исправления, магнитных, накопителях, ошибок, цифровых

...строк информации,Цель изобретения - повышениеточности контроля путем обнаруже- днияи индикации количества сигналовнедостоверных информационных строк.Поставленная цель достигаетсятем, что в устройство, содержащеедемодулятор, вход которого соединен 4 О,с входом порогового формирователя,а выход с первым входом первого элемента И, второй элемент И, первыйвход которого соединен с выходомпорогового формирователя и через 45инвертор с вторым входом первогоэлемента И, логический элемент ИЛИ,один вход которого соединен с выходом/второго элемента И, а второй вход -с выходом первого элемента И и5 Овходом блока контроля четкости строк,выход которого соединен с вторымвходом второго элемента И и вторымивходами вторых элементов И...

Номер патента: 1177920

Опубликовано: 07.09.1985

Автор: Литвак

МПК: H04B 3/46

Метки: коэффициента, ошибок, передачи, системах, цифровых

...16, первый элемент 17 совпадения, второй счетчик 18, третий элемент 19 запрета, третий элемент 20 задержки, второй элемент 21 совпадения, третий счетчик 22, причем передающая и приемная стороны соединены цифровым линейным трактом 23.Устройство работает следующим образом.Испытательный цифровой сигнал с выхода генератора 1 подается на вход цифрового линейного тракта 23, с выхода которого поступает на третий вход формирователя 10 сигналов ошибки, На второй вход формирователя 10 сигналов ошибки подается периодическая последовательность импульсов, совпадающих по времени с символами отдельных разрядов кодовых комбинаций контрольно-цифрового сигнала.На выходе формирователя 10 сигналов ошибки формируются сигналы ошибок, которые...

Номер патента: 1177927

Опубликовано: 07.09.1985

Автор: Карпов

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок, передачи, системе

...комбинации, которые подсчитываются первым счетчиком 10, ориентированным на объем контрольной выборки в Х кодовых комбинаций. Сброс значений первого счетчика 10 производит первый дешифратор 11, который после дешифрации кода М осуществляет, кроме того, управление вторым счетчиком 12 и вторым дешифратором 13, За период контроля Т = =М 1 во втором счетчике 12 формируются значения кода К, соответствующее числу искаженных кодовых комбинаций (интенсивности появления ошибок в канале), которые по сигналу с первого дешифратора 11 переписываются из второго счетчика 12 во второй дешифратор 13. Второй дешифратор 13 представляет собой дешифратор зон отсчета, имеющий дискретную установку величин зон отсчета.Состояние канала связи (значения разрядов...

Номер патента: 878061

Опубликовано: 23.09.1985

Авторы: Акушский, Инютин, Макеев, Пак, Рыбина, Турмухамбетов

МПК: G06F 11/08

Метки: классов, обнаружения, остаточных, ошибок, системе

...хранения констант исправленияЭвходами подключенный к входному регистру, а выходами подключенныйк входам сумматоров по контрольнымоснованиям и входам блоков вычисления неточного ранга числа 21,Недостатком устройства являетсябольшой объем оборудования.Цель изобретения - сокращениеЭЗобъема оборудования. Цель достигается тем, что устройство, содержащее входной регистр, 40 входы которого являются входамиустройства, сумматор по модулю, выход которого подключен к входу блока ана" лиза на нуль, выход которого являет ся выходом устройства, содержит 4 группу их и+2 шифраторов (и - количество рабочих оснований системы)Ф входы которых подключены к соответствувнцим выходам входного регистра, а выходы " к входам сумматора по мо дулюеНа...

Номер патента: 1180897

Опубликовано: 23.09.1985

Авторы: Акушский, Инютин, Максимов, Пак

МПК: G06F 11/08

Метки: аддитивном, коде, коррекции, непозиционном, ошибок

...преобразователи 3 и 4 в дополнительный код, сумматоры 5 - 8 по модулю, группу 9блоков деления на константу по модулю, группу сравнения 10 схем,схемы 11 и 12 сравненпя с нулем,элемент И 13, блоки 14 и 15 элементов запрета, инФормационный вход16, выход 17 отсутствия ошибки,Устройство для коррекции ошибок внепозиционном аддитивном коде работает следующим образом.Число О ( А ( 9 в аддитивномнепозиционном коде (слабоариФметическом коде системы остаточных клас сов) с двумя контрог ьньми модулямиимеет видА = Ыпп+1 Оп 2)где М; = 1,п с;Б А(шос 1 Р;); 1 О Появление одного из д Д равныхнулю, свидетельствует об одномодульной ошибке в контрольном вычете, соответствующем ненулевому элементу синдрома. Синдром, равный нулю, свидетельствует об...

Номер патента: 1180984

Опубликовано: 23.09.1985

Авторы: Смирнов, Суворов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...матрице 2 по внешним тактам (не показаны) происходит последовательныйсдвиг информации, поступающейна ее вход, Формирователь 8 ошибокв каждом такте суммирует по модулюдва выходные сигналы регистровойматрицы 2 с выходов разрядов однойпрямой строки и двух диагональныхстрок. Выходные сигналы формирователя 8 ошибок через коммутатор 3 в каждом такте поступают на входчетвертого контрольного каналарегистровой матрицы 2 одновременнос информацией соответствующей строки с соответствующего выхода элемента И-ИЛИ 1 первой группы. Выходная информация матрицы 2, содержащая в каждой строке три информационных и один контрольный разряд через группу 4, открытую сигналом14 записи, поступает на вход накопителя 6. Таким образом, в процессезаписи...