Патенты с меткой «ошибок»

Номер патента: 1246141

Опубликовано: 23.07.1986

Авторы: Замуруев, Соболев, Суворов

МПК: G11C 29/00

Метки: блоке, обнаружения, ошибок, памяти, постоянной

...от сигнатур, измеренных с заведомо исправного БПП, Таким образом, для нахождения неисправной микросхемы нужно измерить сигнатуры всех плоскостей и, зная плоскости, сигнатуры которых неверны, определить неисправную микросхему, Очередность выборки микросхем БПП устанавливают блоки: формирователь 6, коммутатор 7 и дешифратор 11, к входам которого подключены К старших адресных разрядов БПП.Параллельный 2 разрядный двоич. ный код на выходе БПП превращается во временную последовательность еди-, ниц и нулей на первом входе сигнатур- ного анализатора 4 с помощью мультиплексора 3. В том случае, когда какие-то разряды иэ этого 2 -разрядИ 1 ного кода не нужно вводить в сигнатурный анализатор 4, то в тот момент, когда информационные шины этих...

Номер патента: 1246385

Опубликовано: 23.07.1986

Авторы: Меккель, Подберезин

МПК: H04B 3/46

Метки: измерителей, коэффициентов, ошибок

...триггера 2 с второго выходасчетчика 1 импульсов и тактовых импульсов на выходе второго элемента И6 формируется единичный сигнал, Этотсигнал проходит через элемент ИЛИ 7,элемент 8 задержки и поступает на управляющий вход управляемого инвертора 3, Этим самым устраняется инверсия в информационном сигнале междудвумя импульсами одинаковой полярности, что привело бы в противном случае к ошибкам в декодированном наприеме двоичном сигнале.Информационный сигнал (фиг.2) через первый трансформатор 9 проходитчерез открытые второй И 15 и третийИ 16 элементы на второй трансформатор10 и далее в линейный тракт без инверсии. При .открытых первых И 14 ивторых И 16 элементах информационныйсигнап инвертируется. При отсутствиисигнала на управляющем входе...

Номер патента: 1246400

Опубликовано: 23.07.1986

Авторы: Грусицкий, Невдяев, Попов

МПК: H04L 27/14

Метки: демодулятор, исправлением, манипулированных, минимальным, ошибок, сдвигом, сигналов, частоты

...последовательностях Ч иЧ ; ошибки присутствуют в одной изпоследовательностей Ч или Ч, ошибки присутствуют в обеих последова-, 45 тельностях.При отсутствии ошибок на выходевторого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7образуется комбинация из нулевых посылок, Эта комбинация поступает на 50 блоки 12 16 и 17 анализа ошибок.В этом случае дешифраторы 15 этих бло.ков не срабатывают, в результате чегосигнал логического 0 с,выходовблоков 1, 1 б и 17 анализа ошибок пос тупает на соответствующие входы третьего, четвертого и выходного элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18,20 и 11, и информационный сигнал с выхода второгоэлемента 5 задержки проходит на выходустройства без коррекции,В случае появления ошибок в информационном или проверочном канале, навыходе второго...

Номер патента: 1249593

Опубликовано: 07.08.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти

...8, запоминаемого в триггере 11,В случае возникновения корректируемой .ошибки информация в сдвиговыхрегистрах преобразователя 1 кодов иблоках 2 и 3 обнаружения адреса ошибки продолжает сдвигаться. Сдвиг информации в блоке 1 продолжается дотех пор, пока в триггерах 30-37 элементом ИЛИ-НЕ не зафиксированы нули,что в силу известных свойств двучлена х -1 определяет момент расположения Ь =5 младших разрядах сдвигового регистра 18 пакета ошибок. Сэтого момента сдвиг информации в регистре 18 и во всех первых регистрахсдвига блоков 2 и 3 прекращается,что обеспечивается передачей сигналаот блока 23 через элемент И 19 и инвертор 20 на элемент И 21.С момента обнаружения корректируе.мОй ошибки начинают поступать синхроимпульсы на счетчики 24 и...

Номер патента: 1251335

Опубликовано: 15.08.1986

Авторы: Балан, Гроссман

МПК: H04B 3/46

Метки: детектирования, ошибок

...начинает работать как элемент ИЛИ. После прохождения 2" тактовых импульсов в схеме произойдут следующие изменения.На выходах второго счетчика 10, третьего и четвертого триггеров 7 и 8 установится логический ноль. При этом, во-первых, первый сумматор 1 по модулю два начнет раоотать как элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а во-вторых, импульсы ошибок могут поступить через первый триггер 5 и открытый элемент ИЛИ 1 на установочные входы второго счетчика 10 и триггеров 7 и 8. В период между 2" и 2"тактом происходит проверка информации, записанной в регистр 12 сдвига на первом этапе. С момента окончания первого этама в регистр 12 сдвига записывается только безошибочная информация, так как все ошибки исправляются первым сумматором 1 по модулю два. Если...

Номер патента: 1256100

Опубликовано: 07.09.1986

Авторы: Антонюженко, Величко, Дичка, Корнейчук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...вЬ цразрядное (К = - -) и-ичное (Ч=2 ),слово, Размерность проверочной матрицы Н кода определяется следующим об"разом. Количество строк матрицы находят из неравенства1 256100 зК 1=Ц 4+П 5+06+И 7+и 8 К 2 =и 1+П 2+ и 3+Н 7+П 8 20 КЗ=П 1+2 02+3 03+04+205+3 06+08 =М 1+П 4+П 8)+2 (02+05) +3 АЗ+06) . Значение К 1 формируется на сумматорах 19 (младший разряд) и 20 (старший разряд), значение К 2 - на сумматорах 21 и 22 соответственно, КЗ на сумматорах 31 и 32. При записи информации значение входа 57 равно нулю, а значение входа 58 равно едини-., це. На вход блока 1 поступают информационные разряды слова с выходов 15 4.1.1-4.8.2 блока 2, а также контрольные разряды (выходы элементов П 46, 48; 50, 52; 54, 56). При чтении (К+ш) -разрядное...

Номер патента: 1256228

Опубликовано: 07.09.1986

Авторы: Голубев, Добролюбов, Дроздовский, Кацоев

МПК: H04L 1/24, H04L 11/08

Метки: двоичного, обнаружения, ошибок, сигнала, элементам

...6 подобрана таким образом, чтобы до обнаружения сбоя 5 цикловой синхронизации (заполнения импульсами несравнения счетчика 17) на его выходе импульсы несравнения не появятся, то все это время импульсы несравнения хранятся в ре-10 гистре 6. При заполнении счетчика 17 срабатывает триггер 15 циклового фазирования, который вьщает импульс на вход "Установка О" регистра 6, при этом его все разряды обнуляют ся. При этом также запрещается выдача тактовых импульсов на датчик 2 контрольных сигналов,. останавливая дальнейшую его работу, и запрещается работа блока 3 сравнения, который 20 перестает вьщелять импульсы несравнения. Таким образом, все импульсы несравнения, выделяемые во время сбоев цикловой синхронизации на выход регистра 6, не проходят и...

Номер патента: 1257708

Опубликовано: 15.09.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...-1) Р, (х), где Р,(х) - не- приводимый многочлен степени Ь и порядка е, причем С не делится на е, максимальное значение которого е 2 -1. Длина и кода - наименьшее общее кратное е и С. Количество контрольных разрядов равно (С+Ь).Рассмотрим, например, работу уст" ройства для кода Файра, заданного по рождающим полином (Р(х) (хф+1) (х +х +1) и имеющего максимальную длину и 9 (2 -1)=279. Этот код исправит произвольный пакет ошибок длиной пять бит или меньше.Пусть исходный информационный многочлен, разрядностью 256 бит, состоит из одних нулей. Избыточные ра ряды Формируются путем деления инфо мационного многочлена на порождающий полином. В рассматриваемом случае весь кодовый многочлен будет представлять собой последовательность их 2 О...

Номер патента: 1257709

Опубликовано: 15.09.1986

Авторы: Качалов, Ромадин, Шишкин, Юдин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...ошибок, так как большее число ошибок является маловероятным.Счетчик 66 блока 5 выдает серии. импульсов на выход 48, которые уп равляют работой мультиплексора 19, Задачу распознавания вида ошибки по признакам выполняет дешифратор 17. Если ошибка корректируется, то из дешифратора 17 по выходу 49 выдает ся сигнал, который разрешает работу мультиплексора 19 для коррекции ошиб. ки. Если же Ошибка есть, но не корректируется, то выдается соответствующий сигнал по выходу 48, а по вы ходу 49 - сигнал запрета работы мультиплексора 19, исключающий случай ложной коррекции. Дешифратор 18 Огтределяет разряды накопителя 10, вкоторых произошли сбои.Коррекция иокаженной информациипроисходит следующим образом, Исходное состояние - на выходе регистров...

Номер патента: 1272514

Опубликовано: 23.11.1986

Авторы: Гришин, Карпов, Редозубов, Рубанов, Часовников

МПК: H04L 1/12

Метки: защиты, ошибок

...триггера 17, который разрешит прохождение сигнала с выхода второго элемента 16 задержки через третий элемент И 23 на вход первогоэлемента ИЛИ 18.Если даже после разблокировки выходного накопителя 12 ошибка в принимаемой информации не обнаружена, прием информации снова заблокируется, аппаратура переведется в очередной 5 цикл запроса и на вход второго элемента 16 задержки запишется единица. Поскольку выход третьего элемента 21 задержки замкнут через второй элемент ИЛИ 19 с его выходом, то в треть- о ем элементе 21 задержки во втором цикле запроса циркулируют друг за другом две следующие единицы и, следовательно, в этом цикле проверяются на наличие ошибки два знака, предшествующие разблокировке выход,ного накопителя 12. Эта проверка...

Номер патента: 1273994

Опубликовано: 30.11.1986

Авторы: Чехлай, Чуманов

МПК: G11B 27/36

Метки: воспроизведения, записи, информации, магнитной, ошибок, цифровой

...3 формируется псевдослучайная последова- .45тельность ошибок,На эту последовательно реагируетдетектор 10, на выходе которого приэтом формируется сигнал, который переключает триггер 9. 50Детектор 10 работает следующимобразом.Псевдослучайная последовательность ошибок поступает на информационный вход регистра 16 сдвига и на 55первый вход сумматора 7, На второйвход этого сумматора поступает сигнал с выхода сумматора 18, подключенного к выходам двух разрядов регистра 16 сдвига, соответствующих двум разрядам регистра 5 сдвига, к выходам которых подключен сумматор 4.В результате регистр 16 сдвига и сумматоры 17 и 18 образуют известный детектор ошибок, работающий по принципу проверки входного сигнала (в данном случае выходного сигнала...

Номер патента: 1274006

Опубликовано: 30.11.1986

Автор: Скубко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...обработке информаци. емкостью 16 х 4 Кбит,независимо от варианта распределения двоичных знаков в массиве,Вариант распределения (при среднем положении перемычек 59) определяется информацией регистра 9, которая при управляющем сигнале на соответствуюцем входе 20 и по синхрони 45н 11зирующей команде Запись на соответствующем выходе блока 1 заносится в регистр 9 со счетчика 8, который считает однобитовые ошибки по50синхронизирующей команде пЧтение"на соответствующем выходе блока 1.При снятии потенциала "лог.Опс входа 19 на выходе элемента 2 ИИЛИ-НЕ 26 будет потенциал "лог.1",контроль битов информации будет осуществляться только на четность нако 55пителем 12. Управляющий потенциал"Коррекция" на соответствующем выходе распределителя 11 и...

Номер патента: 1275540

Опубликовано: 07.12.1986

Авторы: Захарян, Красовский, Леонтьев, Раев, Шотов

МПК: G11C 11/14

Метки: доменной, исправления, обнаружения, ошибок, памяти

...словав этот регистр с выхода "Отсчет разрядности информационного слова" программируемой логической матрицы 8поступает сигнал, переводящий триггер 4 в нулевое состояние и прекращающий подачу синхроимпульсовДалеепроисходит запись очередного информационного слова в буферный регистр 1, Эта операция повторяетсяР раз. В регистре 11 Формированиякорректирующего кода производится3 1275 деление записываемой информации на порождающей многочлен и вычисление корректирующего числа.После формирования корректирующего числа по шинам 14 и 15 поступают сигналы управления, разрешающие его передачу через мультиплексор 12 на шины 13 вывода данных.В режиме чтения информационный блок поступает в ОЗУ системы и одно О временно по шине 2 ввода данных поступает на...

Номер патента: 1277166

Опубликовано: 15.12.1986

Авторы: Кабанов, Янов

МПК: G08C 25/00

Метки: информации, контролем, ошибок, приемопередачи

...вход устройства, блок 6 сравнивает накопленнуюсумму и значение поступающего 9-гобита. Результат сравнения регистрируется блоком 2 формирования сигналаошибки, Блок 1 осуществляет накопление суммы по модулю 2 одноименныхразрядов байт пакета, В результатек моменту поступления иэ канала бай- ЗОта контрольной суммы в блоке 1 накоплен местный байт контрольной суммы,Блок 8 инициирует вывод иэ блока 1местной контрольной суммы на второйвход блока 5 поразрядного сравнениясинхронно с поступлением на первыйвход блока 5 байта контрольной суммы поступающего пакета информации.Результат сравнения регистрируетсяблоком 2. Если в принятом пакете отсутствовали ошибки, блок 2 по сигналам управления блока 8 разрешает потребителю перезапись в...

Номер патента: 1277214

Опубликовано: 15.12.1986

Авторы: Блинков, Горовой, Свиридович, Хвощ, Чернуха

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...самый запоминающий элемент, поэтому для ее исправленияможно использовать метод двойногоинвертирования. Если шифратор 2 1определяет наличие двойной ошибки,то на выходе 25 появляется признакдвойной ошибки, данные с инверсныхвыходоврегистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступаютна входы коммутаторов 6,7 и черезних - на выходы 22 23. Одновременно инверсные значения контрольныхбитов с инверсных выходов регистра3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значения,цанных и контрольныхбитов записываются в контролируемуюпамять, затем читаются из нее, Производится формирование новых контрольных битов и признаков ошибки, ихдешифрация. Если удалось исправитьхотя бы одну ошибку, методом двойного...

Номер патента: 1277215

Опубликовано: 15.12.1986

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...считывания массива информации в каждом такте обращения число,соответствующее заданному адресу, 1277215извлекается из накопителя 1, поступает на выход устройства и через регистр, 3, элементы ИЛИ группы 6 - на сумматор 7, а через коммутатор 20 - на счетные входы триггеров поля 25 выбранного регистра 22. Одновременно код адреса подается через коммутатор 20 на счетные входы триггеров поля 24 регистра 22 и на сумматор 8.Сумматоры 7 и 8, как и при записи, вырабатывают биты четности адреса и считываемого слова, объединяемые сумматором 9 в результирующий бит, При этом на вход 29 устройства подается нулевой сигнал . Результирующий бит через элемент И 10 поступает на вход счетчика 15, который при "считывании работает как вычитающий.После...

Номер патента: 1277406

Опубликовано: 15.12.1986

Автор: Перегуда

МПК: H04B 3/46

Метки: коэффициента, ошибок

...его в состояние 00 О, Это приводит к установке на инди/каторах числа 100010 , соответствующего количеству зарегистрированных к этому моменту ошибок, Аналогично устройство срабатывает при каждом переполнении счетчика 3, увеличивая при этом на единицу значение показателя степени индицируемого числаВ связи с тем, что выходы счетчика 4 соединены с входами управления делителя 7 с переменным коэффициентом деления, коэффициент деления последнего в процессе измерения меняет коэффициент деления числа импульсов на входе (количества выявленных ошибок) в соответствии с текущим результатом суммирования счетчика 4.Процесс измерения заканчивается счетом в диапазоне, для которого выполняется критерий обеспечения заданных достоверности и...

Номер патента: 1278852

Опубликовано: 23.12.1986

Автор: Хлевной

МПК: G06F 11/08

Метки: интерполяционного, исправления, кода, одиночных, ошибок

...блоки 3 перемножения, группу сумматоров 4, первый 5 и второй б вычитатели, демультиплексор 7, 0 0 первый 8 и второй 9 коммутаторы, блок 10 постоянной памяти, входы 110 1 0 1 и выходы 12.Сумматоры 1, 2 и 4 и нычитатели 0 2 0 1 0 5 и 6 выполняют свои операции по моК дулю я, в общем случае я2, К = 1 0 1 0 1,2, Блоки 3 служат для умно -25 жения соответствующего информацион 0 ного символа ана величину 1,1 С 2,К по модулю Р Блоки 1-4 могут быть 0 2 выполнены на программируемых постоянных запоминающих устройствах (ППЗУ),ЗОЕсли на входах управления коммутаторов 8 и 9 присутствует потенциал логической "1", то значение кода на выходах коммутаторов 8 и 9 сост 2 0 О 1 нетствует значению кода на выходе ЗЮ .соответствующего нычитателя 5 и б в...

Номер патента: 1278982

Опубликовано: 23.12.1986

Авторы: Бородин, Егорова

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти, программ

...совылают, цто означает оорыИсце к коц; ролируслому модуло памяги, тс б,Ок 9 .рыв 110- ция вырабатывает разрспы юИи й 1 с)тс 1 сиыл, поступаю)ций на 1)-вход тр. геры 20. Импульс разрешения выооркц по вход, 6 ностуцает церез коммутатор 18 Еа вход оловибратора 21, кото)ый формируе; импульс нужной е.телыОс) и л.)я обрыИе;1 я к блоку 32 Опс.ративОЙ 1.2 МИЕИ, 10 сту цые 01 пи Й рез формирователь 25 ы в:ол 35 Колыадресов младших разрядов в это время через коммутатор 38 поступают на вход 34. г 1 о входу 31 установлен режим считывания из блока 32 памяти. В результате этого по здпрашиваемому адресу выбирается информация (единица или ноль). Возможны двд про. должения работы блока 2:1. Если считывается единица - признак первого обращения по...

Номер патента: 1283770

Опубликовано: 15.01.1987

Авторы: Бурмистрова, Орлов, Павлюкова

МПК: G06F 11/08

Метки: информации, обнаружения, ошибок, преобразовании

...4,поступают сигналы с 1-го выхода первого дешифратора 1 и с (и) - го выхода второго дешифратора 2, то на выхопах всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, а следовательно, и на всех входах элемента ИЛИ 5 присутствуют "О". При этом О, поступаю-. щий с выхода элемента ИЛИ 5 на первый вход элемента И 6, запрещает прохождение сигнала с синхронизирую- щего входа 7 устройства на выход 8, что свидетельствует о правильной работе дешифраторов 1 и 2. 2В случае сбоя в работе хотя бы одного из дешифраторов 1 и 2, сиг 1 11налы 1 с их выходов поступают на входы различных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, что вызывает появление сигналов "1" на их выходах, а следовательно, и на входах элемента ИЛИ 5. Этого достаточно, чтобы сигнал "1", поступающий с выхода...

Номер патента: 1283847

Опубликовано: 15.01.1987

Авторы: Чехлай, Чуманов

МПК: G11B 27/36

Метки: записи, магнитной, ошибок, цифровой

...регистр 13 сдвига и третий и четвертый сумматоры 8 и 9 образуют детектор ошибок, а третий регистр 21 сдвига и шестой и седьмой сумматоры 18 и 19 - декодер ошибок. Контроль ошибок цифровой магнитной записи посредством предлагаемого устройства происходит следующим образом.Генератор 10 тактовых импульсов воздействует на первый регистр 12 сдвига, который совместно с вторым3 12838 сумматором 7, а также совместно с дешифратором 20 и пятым сумматором 17 формирует псевдослучайную последовательность импульсов, поступающую через первый сумматор 6 и тре.5 тий триггер 16 на информационный вход контролируемого канала 15 цифровой магнитной записи-воспроизведения. На тактовый вход последнего через инвертор 22 воздействует ге нератор 10 тактовых...

Номер патента: 1283990

Опубликовано: 15.01.1987

Авторы: Захарченко, Киреев, Мариевич

МПК: H04L 1/12

Метки: дискретной, информации, исправлением, ошибок, передачи

...сднига 13. Расстояние между 1 и 1, 1 и к переходами, Е-м переходом и сигналом "Конец - начало" цикла выбрано не менее со е Следовательно в канал непрерывнопоступают сформированные кодовые комбинации с постоянным числом переходов значащих моментов модуляции.Из общего числа возможных реализацийотбираются только сигналы, в которыхчисло переходов равно четырем, местоположение переходов удовлетворяетуказанному алгоритму и расстояниемежду 1, ,1, Е переходами не меньше,чем на интервале стартстопного циклаисходного кода,С выхода выходного триггера 4сигнал поступает в канал связи,Информация с канала связи поступает на входной триггер 17, где осуществляется временная привязка фронтов принимаемых единичныхэлементовк генератору 15. С помощью...

Номер патента: 1287295

Опубликовано: 30.01.1987

Автор: Ягунов

МПК: H03M 13/51

Метки: коррекции, ошибок

...на вход элемента 32 И, на другой вход которого вслучае необходимости маркирования 55нечадежных символов в прЕдлагаемомустройстве поступает "единица" с выхода второго порогового элемента 15,как результат сравнения числа 1, поступившего со счетчика 13, с ограничительным числом 2 ,па неравенству Ч Р 7., В этом случае на элемент 29 ИПИ поступает "единица" с выхода элемента 32 И. В случае прихода от регистров 8 и 9 только "нулей" элемент 35 ИЛИ-НЕ в свою очередь посылает на элемент 30 ИЛИ "единицу На выходе элемента 30 ИЛИ единицапоявляется и в том случае, если навыходах пороговых элементов 17,18появится хотя бы один "куль" - признак невыполнения неравенствап,при этом соединенный с ними элемент 28 И-НГ выдает "единицу" на другой вход...

Номер патента: 1287296

Опубликовано: 30.01.1987

Автор: Устинов

МПК: H03M 13/51

Метки: исправления, ошибок

...кодовой последовательности, которые соответствуют элементам кольцевого сдвигающего регистра 16, находящимся в положении "О" (в начале работы этому положению сов ответствуют все элементы кольцевого сдвигающего регистра 16, кроме перЮ рвых 3 элементов, которые были ранее установлены в положение ) . В результате в приемном регистре 1 будет записана и-разрядная последователь ность,первых символов которой стерты, а в сумматорах 22 по модулю два - результат суммирования одноименных нестертых символов, который записывается в приемный регистр 1 на место стертых символов через злементы 20 И с помощью второй серии из И импульсов (1+12 М) генератора 17 тактовых импульсов. Следующим импульсом с генератора 17 осуществля ется сдвиг содержимого...

Номер патента: 1288690

Опубликовано: 07.02.1987

Автор: Азаров

МПК: G06F 11/16, G06F 7/50

Метки: вычисления, исправлением, ошибок, функции

...- на вход разрешения записи регистра 5, кроме того, "1" появляется на входе обнуления трехразрядного счетчика 10 бла годаря наличию "1" на выходе элемента И 27 и "0" на выходах элементов И 28 и 30.С приходом очередного синхроимпульса трехразрядный счетчик 10 обнуляется, триггер 16 переключает.ся в "1", к содержимому счетчика 8 импульсов прибавляется н 1 н, в регистре 5 имеется первый результат А, в регистре 6 - второй результат А, в регистре 7 - Г (А,), а на выходе узла 19 свертки по модулю три - Р (А ), Далее при отсутствии сигнала ошибки на выходе четвертого узла 14 сравнения с приходом следующего синхроимпульса к содержимому счетчика 8 импульсов прибавляется "1" в регистр 5 записывается второй результат А с выхода регистра 6, в...

Номер патента: 1290419

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...разрядов сумме весов информационных разрядов, взятой по модулю заданного числа. Если суммы весов единичных информационных и проверочных разрядов равны, то на выходе 6 одного из блоков 3 взвешивания кодов появляется " 1", которая свидетельствует об ошибке символа. Эта "1" проходит через элемент ИЛИ 4 на блок 2 коррекции, в котором соответствующий разряд инвертируется.Блок 3 взвешивания кодов может бытьвыполнен по-разному, например, в его основе может лежать применение стандартных компграторов напряжения, ко входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, выполненный на основе двух ЭСЛ-элементов. В случае малого числа входов номиналы резисторов, подключенных к входам...

Номер патента: 1290420

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...Ошибка в разряде слова в этом случае определяется, если на входы 7 элемента И 9 поступают единицы со всех групп блоков взвешивания кодов , проверяющих правильность данного разряда.Блок 3 взвешивания кодов может быть выполнен по-разному, например в его основе может лежать применение стандартных компараторов напряжения, к входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, вьь 1 олненный на основе двух ЭСЛ-элементов, В случае малого числа входов номиналы резисторов, подклю - ченных к входам 5 блоков взвешивания кодов, могут быть выбраны обратно пропорциональными весам соответствующих разрядов. На базы транзисторов 11 и 11 подаются сигналы проверочных разрядов, а на базы...

Номер патента: 1290425

Опубликовано: 15.02.1987

Авторы: Брик, Мозгунов, Чубыкин

МПК: G11C 29/00

Метки: групповых, информации, источников, коррекции, ошибок

...Исправление ЗО этого ошибочного разряда происходит обычным образом в первой группе сум-маторов по модулю два.Формула изобретения1, Устройство для коррекции групповых ошибок ш источников информации, содержащеегрупп сумматоров по модулю,два, где- количество разрядов 40 каждого источника информации, блок локализации двойных ошибок иблоков контроля кода Хемминга, каждый из которых содержит первую группу сумматоров по модулю.два, свертку по 4 модулю два, дешифратор, узел обнаружения двойных. ошибок, причем входы свертки по модулю два -Го блока контроля кода Хемминга, где -ф 1,С, соединены с первой группой входов сумматоров по модулю два первой группы т.-го блока контроля кода Хемминга выходы сверток по модулю два х-го блока контроля кода...

Номер патента: 1290426

Опубликовано: 15.02.1987

Авторы: Кобозева, Овчинников, Сборовский, Урусов, Усков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...115), который переключается в состояние контроля правильности выбора ячейки.из блока 1, т.е. производит контроль соответствия корректирующего кода адреса, 35 записанного в. ячейке (в группе разрядов 5 регистра 2) адресу, заданному на входе 18.Блок 14 анализирует сигнал с выхода блока 7 (блок 116). При наличии 40 ошибки (содержимое группы 5 не соот" ветствует адресу.на входе 18) блок" 14 выставляет на одном иэ выходов 19 признак "Ошибка адреса" (блок 120) и переходит к выполнению блоха 17 45 алгоритма.При отсутствии ошибки (выборка данных произведена из заданнойячей"ки блока 1) блок 14 подает управляющий сигнал на блок 7 (блок 117), 50который переключается в состояниеконтроля данных (производит контрольсоответствия данных в группе 3...

Номер патента: 1290539

Опубликовано: 15.02.1987

Авторы: Беляков, Лиференко, Лукин, Марков

МПК: H03M 13/05

Метки: кодах, контролируемых, обнаружения, ошибок, сигнала, цифрового

...сигналов (фиг.2 е,ж) и в итоге на выходе 0-триггеров2 и 4 получаются сигналы (фиг. 2э, и), согласованные между собой подлительности и фазе. Дешифратор 7единиц и дешифратор 8 нулей осуществляют выделение соответствующихимпульсов (фиг. 2 к,л), необходимых для работы запоминающего блока 9,Т-триггеров 10 и 11, а также элементов 5 и 6 совпадения, Импульсы(фиг, 2 к,л) поступают соответственно на В- и Я-входы запоминающегоблока 9, который представляет собойВБ-триггер; на прямом выходе выделяется сигнал (фиг. 2 м).Работа Т-триггеров 1 О и 11 заключается в организации работы элементов 5 и 6 совпадения. ПодключениеВ-входов Т-триггеров к прямому иинверсному выходам запоминающегоблока 9, а инверсных С-входов Ттриггеров О и 11 к выходам дешифраторов...