Устройство для обнаружения ошибок в параллельном разрядном коде

69 01) зсю С 06 Р 11/08 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСНОВ СВИДЬТВЪСТВУ ГОСУДАРСТВЕННЫМ НОМИТЕТ СССРА ИОаП(56) 1. Патент США У 3851307,кл. С Об Г 11/08, 1974.2. Авторское свидетельство СССРВ 530332, кл. С 06 Г 11/10, 20,09.74(54) (57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯОШИБОК В ПАРАЛЛЕЛЬНОМ 11 -РАЗРЯДНОМКОДЕ, содержащее регистр сдвига, дешифратор и элемент И, причем информационные входы сдвига и записи регистра являются соответственно информационными входами, тактовым входом и входои записи устройства, выходы младших (11-К) разрядов регистра сдвига соединены с входаии дешифратора, о т л н ч а ю щ е е с я тем, что, с целью расширения его функциональных воэможностей эа счет обеспечения возможности контроля информации в кодах К из 11, в устройство введен регистр и элемент ИЛИ, причем выходы К старших разрядов регистра сдвига соединены с информационныюи входами регистра, выход дешифратора соединен с первыми входаии элементов И и ИЛИ, выход регистра соединен со вторыми входаии элементов И и ИЛИ, выходы которых являются соответственно контрольныи выходом и выходомконца контроля устройства, вход пуска устройства соединен с входом разрешения записи регистра.Изобретение относится к автоматике и вычислительной технике и мОжетиспользоваться для построения различных устройств обработки дискретной инФормации. 5Известна схема контроля двух линий из шести, которая содержит первую логическую схему, входы которой соединены соответственно с двумя из шести линий, вторую логическую схе му, входы которой соединены соответственно с выходом первой логической схемы и третьей входной шиной, а также третью, четвертую и пятую логические схемы, соединенные аналогичным 15 образом 1 .Недостатками этого устройства являются малые функциональные возможности,так как устройство позволяет контролировать только код 2 из 6, а М также малая надежность функционирования ввиду аналогового принципа работы,Наиболее близким к изобретению па технической сущности является уст ройство для контроля параллельного двоичного кода на четность, содержащее два элемента И, регистр сдвига и триггер 2 .Недостаток известного устройства З 0 состоит в ограниченности его функциональных возможностей. Устройство может вести контроль по четности, но не мажет вести контроль инФормации в кодах К из и .Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения контроля информации в кодах К из П .40Поставленная цель достигается тем, что в устройство для обнаружения ошибок в параллельном Ч -разрядном коде, содержащее регистр сдвига, дешифратор и элемент И, причем ин 45 формационные входы сдвига и записи регистра являются соответственно информационными входами, тактовым входом и входом записи усройства, выходы младших (П-К) разрядов регистра50 сдвига соединены с входами дешифратора, введен регистр и элемент ИЛИ, причем выходы К старших разрядов регистра сдвига соединены с информационными входами регистра, выход дешифратора соединен с первыми входа55 ми элементов И и ИЛИ, выход регистра памяти соединен со вторыми входами элементов И и ИЛИ, выходы которых являются соответственно контрольным выходом и выходам конца контроля устройства, вход пуска устройства соединен с входом разрешения записи регистраНа фига 1 изображена структурная схема предлагаемого устройства; на фиг. 2 - схема регистра.Предлагаемое устройство содержит регистр 1 сдвига, дешифратор 2, регистр 3, элемент И 4 и элемент ИЛИ 5.Первые (П -К) выходов выходы первых (и-К) разрядов) регистра 1 сдвига соединены с входами дешифратора 2,а остальные К выходов - с входамирегистра 3, выход которого, а такжевыход блока 2 контроля обнулениясоединены с входами элемента И 4 иэлемента ИЛИ 5. Устройство имеетвход 6 разрешения записи, тактовыйвход 7, информационный вход 8, выход 9 контроля и выход 10 конца конт,роля устройства и вход 11 пуска устройства, Дешифратор 2 контроля обнуления может быть выполнен в видеэлемента И, соединенного входами синверсными выходами первых (и-К)разрядов регистра 1 сдвига (первымявляется крайний левый разряд), либо в ниде элемента И с инверснымивходами, соединенного с прямыми выходами первых Ь-К) разрядов регистра 1 сдвига,Регистр 3 может быть выполнен,фиг, 2) в виде К блоков 12. Первыйвход каждого блока соединен с входомрегистра, а второй - с вторым выходом предыдущего блока 12. Вход сброса регистра 3 соединен с входом 11устройства, Второй вход первого блока 12 соединен с входом 11 пуска устройства, а второй - с вторым выходомпредыдущего блока 12, Каждый блок 12состоит иэ триггера 13, соединенногопрямьпч входом с выходом элемента И 14,первый вход которого является первымвходом блока, а второй соединен спервым входом элемента И 15 и вторымвходам блока, Второй вход элементаИ 15 соединен с прямым выходом триггера 13, являющимся первьм вьходомблока, выход элемента И 15 являетсявторым выходом блока. Инверсные входы всех триггеров 13 соединены свходом 16 сброса регистра. Выходамрегистра памяти является выход блока 12 К,10 Первый вход первого блока 12-1 соединяется с выходом последнего, и-го разряда регистра 1 сдвига, вход блока 12-2 с вьжодом (О)-го разряда триггера 1 сдвига и т,д вход блока 12-К соединен с выходом (и-К+ +1)-го разряда регистра сдвига, Второй вход блока 12-1 либо соединяется с первым, либо не используется.Функционирование предлагаемого устройства происходит следующим образом.В исходном состоянии регистр 3 и регистр 1 сдвига сброшены, На вход 6 разрешения записи регистра 1 сдви га подается сигнал разрешения записи, при этом в регистр 1 записывается код с входов устройства 8. По окончании сигнала разрешения записи на вход 7 устройства, являющийся вхо- у 0 дом сдвига регистра 1 сдвига, подаются тактовые импульсы, При подаче каждого тактового импульса код в регистре 1 сдвига сдвигается на один разряд вправо, При появлении единич ного потенциала на выходе последнего П-го разряда регистра 1 сдвига он записывается в первый разряд регистра 3, при этом разрешается запись кода в его второй разряд. При появлении единичного потенциала на выходе (О)-го разряда регистра 1 сдвига он записывается во второй разряд регистра 3, при этом разрешается запись кода в его третий разряд и т,д,35 Если единичный потенциал появляется сразу на нескольких очередных выходах регистра 1 сдвига, то он записывается сразу во все соответствующие разряды регистра 3, при этом разре 40 шается запись кода в его очередной разряд.Функционирование происходит таким образом до появления единичного потенциала на выходе дешифратора или45 регистра 3 (на выходе его К-го разряда) или на том и другом вместе. Один или два единичных потенциала, поступая на входы элемента ИЛИ 5, вызывают на его выходе 10 единичный потенциал, свидетельствующий об окон 50 чании цикла контроля. Контрольным выходом устройства является выход 9 элемента И 4. Единичный потенциал на его выходе появляется только в том случае, когда на обоих входах имеются единичные потенциалы, т.е. единичные потенциалы имеются на выходе дешифратора 2 и выходе регистра 3, Единичный потенциал появляетсяна выходе дешифратора 2 только приналичии на прямых выходах первых(Ч-К) разрядов регистра 1 сдвига нулевых потенциалов. Единичный потенциал на выходе регистра 3 появитсятолько в том случае, когда на всеего входы последовательно от 1-годо К-го поступили единичные потенциалы, что имеет место в том случае,когда в контролируемом коде имеетсяК или более единичных разрядов. Таким образом, единичный потенциал наобоих входах элемента И 4 имеетсятолько в том случае, если первые(и-К) разрядов регистра 1 сдвига обнулены, а на входы регистра 3 приэтом поступило ровно К единичныхпотенциалов (и записалось в него),что имеет место лишь в том случае,когда в коде, записанном в регистрсдвига имелось ровно К единиц. Выходной сигнал на выходе элемента И 4появляется одновременно с сигналомна выходе 1 О элемента ИЛИ 5. При этомлибо он должен считываться в течениеинтервала времени до прихода очередного тактового импульса на вход 7устройства, либо сигналом с выходаэлемента ИЛИ 5 должна осуществлятьсяблокировка подачи тактовых импульсов.Последнее может быть осуществленопутем установки на входе 7 устройстваэлемента И, с инверсным входом которого соединяется выход элементаИЛИ 5, а на прямой вход подаются тактовые импульсы.После окончания цикла работы устройства и считывания информации длявозобновления его работы необходимосбросить регистр 3 памяти и записатькод с входов 8 в регистр 1 сдвига.Последнее может осуществляться одновременно при соединении входа 6разрешения записи регистра 1 сдвигас входом 11 сброса регистра 3 памяти. В противном случае требуется одновременно со сбросом регистра 3памяти производить сброс регистра 1сдвига,Предлагаемое устройство обеспечивает расширение функциональных возможностей, так как обеспечивает обнаружение ошибок в коде любой разрядности с любым весом К.3827/37 Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 Тираж 699 ВНИИПИ Государств яо делаи иэобре 113035, Москва, Ж, Подписнонного комитета СССРений и открытийРаушская наб., д. 4/5