Устройство для автоматического выявления ошибок дискретного канала связи

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 09) 00 зд) Н 04 В 3/4 ОМИТЕТ СССР ТЕНИЙ И ОТКРЫТИЙГОСУД АРСТВЕНН ПО ДЕЛАМ ИЭО ПИСАНИЕ ИЗОБРЕТЕНИ(прототип 18-09 84. Бкщ. У 18сенов, М.В.Гаазе адскии ордена Ленинакий институт им. М,И.Ка.664 (088.8) рское свидетельстН 04 В 3/46, 19 кое свидетельствоН 04 В 3/46, 19 кое свидетельство . Н 04 В 3/46, 19 о ССС ССС4(54) (57) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ВЬИВЛЕНИЯ ОШИБОК ДИСКРЕТНОГО КАНАЛА СВЯЗИ, содержащее основной и дополнительный регистры сдвига, дина мическнй триггер, дешифратор, инвертор, первый, второй и третий блоки совпадения, счетчик импульсов и блок сравнения, первый вход которого соединен со входом записи основного регистра сдвига с сумматором в цепи обратной связи, а выход динамическог триггера соединен с первым входом сдвига основного регистра сдвига, о т л и ч а ю щ е е с я тем, что, с целью повышения точности выявления ошибок путем сокращения времени обнаружения и устранения сбоя фазы по циклу, введены дополнительный счетчик импульсов, счетчик фазы и триггер режима, при этом выход первогоблока совпадения соединен со входом записи АВТОРСКОМУ СВИДД дополнительного регистра сдвига и с выходом второго блока совпадения, второй вход блока сравнения соединен с выходом первого разряда дополнителы ного регистра сдвига, выход которого , соединен с первым входом второго блока совпадения, второй вход которого соединен с выходом инвертора, вход которого соединен с первым входом первого блока совпадения, с входом сброса дополнительного счетчика импульсов, с входом сброса счетчика фазы, с вхо дом сброса триггера режима, с первымвходом сдвига дополнительного регистра сдвига, со вторым входом сдвига основного регистра сдвига и с входом д установки динамического триггера, вы" Е ход которого соединен со вторым вхо,дом сдвига дополнительного регистрасдвига и со счетным входом дополнительного. счетчика импульсов выход ЭРкоторого соединен с третьим входом фсдвига основного регистра сдвига, свходом сброса счетчика импульсов, свходом установки триггера режима и со счетйым входом счетчика фазы, выходкоторого соединен с входом сброса ди- о намического триггера, с выходом триго гера режима и с первым входом третьего блока совпадения, второй вход кото рого соединен со счетным входом счетчика импульсов и с выходом блока сравнения, а выходы основного регистра сдвига соединены с соответствующими входами дешифратора, выход которого соединен со входом записи основного регистра сдвига,1092738 Изобретение относится к электросвяе зи и может использоваться, в контроль-но-измерительной связной аппаратуреи аппаратуре передачи данных.Известно устройство для автомати ческого выявления ошибок дискретного канала связи,содержащее основной ре" гистр сдвига и дополнительный регистр сдвига, выходы которого соединены со входами дешнфратора, инвертор, блок О совпадения, счетчик импульсов и блок сравнения, первый вход которого соединен со входом записи основного регистра сдвига с сумматором в цепи обрат-. ной связи 1 1,"1 . 15Недостатком этого устройства являе ется невысокая точность выявления ошибок из-за длительного обнаружения и устранения сбоя фазы по циклу.Известно также устройство для ав томатического выявления ошибок дискретного канала связи, содержащее основной и дополнительный регистры сдвига, инвертор, блоки совйадения, дешифратор,счетчик импульсов и блок срав кения, первый вход которого соединен со входом записи основного регистра " сдвига с сумматором в цепи обратной связи 2 3 .Недостатком этого устройства также 30 является невысокая точность выявления ошибок из-за осуществления цикловой синхронизации по зачетному интервалу.Наиболее близким к изобретению по технической сущности является устройе З 5 ство для автоматического выявления ошибок дискретного канала связисодержащее основной и дополнительный регистры сдвига, динамический триггер, дешифратор, инвертор, первый, второй н третий блоки сЬвпадення, счетчик импульсов и блок сравнения, первый вход которого соединен со входом записи основного регистра сдвига с сумматором в цепи обратной связи, а выход динамического триггера соединен с первым входом сдвига основного регистра сдвига ГЗ 1 .Однако зто устройство не обеспечивает высокой достоверности выявления. ошибок и достаточно быстрого устранения сбоя Фазы по циклу в каналах низ 3кого качества (при средней вероятности ошибки на символ 10 " ) . В каналах . такого качества вероятность появления55 20-60 символов подряд беэ ошибки мала и, следовательно, известное устройство, осуществляющее синхронизацию по циклам по зачетному интервалу, будет давать недостоверные данные. Кроме того, известное устройство не определяет количественно величину сбоя фазы по циклу, т.ена сколько тактов разошлась принимаемая последовательность относнтель. но передаваемой.Цель изобретения - повышение точности выявления ошибок путем сокращения времени автоматического обнаружения и устранения сбоя фазы по циклу.Цель достигается тем, что в устройство для автоматического выявления ошибок дискретного канала связи, содержащее основной н дополнительный регистры сдвига, динамический триггер, дешифратор, инвертор, первый, второй и третий блоки совпадения, счетчик импульсов и блок сравнения, первый вход которого соединен со входом запи" сн основного регистра сдвига с сумматором в цепи обратной связи, а выход, динамического триггера соединен с первым входом сдвига основного регист-. ра сдвига, введены дополнительный счетчик импульсов, счетчик фазы и триггер режима, при этом выход первого блока совпадения соединен со входом записи дополнительного регистра сдвига и с выходом второго блока совпаде-. ния, второй вход блока сравнения соединен с выходом первого разряда дополнительного регистра сдвига, выход которого соединен с первым входом второго блока совпадения, второй вход которого соединен с выхОдом инвертора, вход которого соединен с первым входом первого блока совпадения, с входом сброса дополнительного счетчика им-пульсов, с входом сброса счетчика фазы, с входом сброса триггера режима, с первым входом сдвига дополнительного регистра сдвига, со вторым входом сдвига основного регистра сдвига и входом установки динамического триггера, выход которого соединен со вторым входом сдвига дополнительного регистра сдвига и со счетным входом дополнительного счетчика импульсов, выход которого соединен с третьим входом сдвига основного регистра сдвига, с входом сброса счетчика импульсов, с входом установки триггера режима и счетным входом счетчика фазы, выход которого соединен со входом сброса динамического триггера, с выходом триггера режима ис первым входом третьего блока совпадения, второй вход которого соединен со счетным входом счетчика импульсов и с выходом38 4тельность через инвертор 5, .Сигнал с младших разрядов основного и дополнительного регистров 9 и 3 сдвига поступает на входы блока 4 сравнений, с выхода которого выявленные ошибочные символы поступают на вход счетчика.12 импульсов, а также на выход из устройства для регистрации через третий блок 13 совпадения, на второй вход которого поступает сигнал с выхода триггера 8 режима, означающий завершение процесса фазирования на данном такте.Для повышения точности выявления ошибок дискретного канала связи необходимо исключить такое состояние основного регистра 9 сдвига, при кот.тором все его разряды равны нулю, так как при этом регистр сдвига не вырабатывает последовательность, Поэтомувыходы разрядов основного регистра 9сдвига подключены к входам дешифратора 14, который реагирует на запрещенное состояние и устанавливает первый разряд основного регистра 9 сдвига в единицу.Автоматическое вычисление величинысбоя фазы по циклу между поступающейиэ канала двоичной последовательностью и последовательностью, вырабатываемойосновным регистром 9 сдвига, и устранение этого сбоя осуществляется спедующим образом. 3 10927 блоКа сравнения, а выходы основного регистра сдвига соединены с соответствующими входами дешифратора, выход которого соединен со входом записи основного регистра сдвига.Принцип действия устройства основан на корреляционных свойствах шпоследовательностей, используемых в качестве тестовых псевдослучайных последовательностей при исследованиях 10 дискретных каналов связи.Устройство при приеме каждого очередного символа производит сравнение принимаемой из канала последовательности из очередных Ы символов (где Н - длина периодаш-последователь-. ности) с Б фазами эталонной последовательности, т,е, вычисляется корреляционная функция между приходящей последовательностью и И фазами эталонной последовательности и по максимуму этой функции определяют верную фазу. Таким образом сбой по фазе можетбыть устранен эа время прихода одного . символа в канале очень низкого качества,2На чертеже приведена структурная электрическая схема устройства.Устройство для автоматического выявления ошибок дискретного канала связи содержит первый и второй блоки 1 и 2 совпадения, дополнительный ре-30 гистр 3 сдвига, блок 4 сравнения, ин" вертор 5, дополнительный счетчик 6 импульсов, счетчик 7 Фазы, триггер 8 режима, основной регистр 9 сдвига, сумматор 10, динамический триггер 11,З 5счетчик 12 импульсов, третий блок 13 совпадения и дешифратор 14.Устройство работает следующим образом.Двоичная последовательнссть иэ ди-ф скретного канала связи через первый блок 1 совпадения поступает на вход дополнительного регистра З.сдвига, на второй вход первого блока 1 совпа- дения поступает тактовая последовательность из дискретного канала связи, которая также осуществляет начальную установку схемы фаэирования, а именно сдвиг основного и дополнительного регистров 9 и 3 сдвига, запуск 50: динамического триггера 11, сброс додополнительного счетчика 6 импульсов и счетчика 7 Фазы, сброс триггера 8 режима. После окончания тактового имп пульса дополнительный регистр 3 сдвига замкнут . в кольцо" через второй блок 2 совпадения, на второй вход которого поступает тактовая последоваПоследовательность импульсов с выхода динамического триггера 1) поступает на входы сдвига основного и вспомогательного регистров 9 и 3 сдвига, а также подсчитывается допол: нительным счетчиком 6 импульсов емкостью И. Количество несовпадений с выхода блока 4 сравнения подсчитывается счетчиком 12 импульсов, имею-.: щимпороговый элемент на выходе. Сигнал на выходе счетчика 12 импульсов появляется в том случае, если количество несовпадений меньше некоторого порога М, т.е. последовательности сфазированы. После окончания Н сдви-. гов сигнал с выхода дополнительного счетчика 6 импульсов осуществляет запись информации с выхода счетчика 12 импульсов в триггер 8 режима, осуществляет сброс счетчика 12 импульсов и поступает на вход счетчика 7 фазы.В случае отсутствия сбоя фазы по циклу появляется сигнал на выходе триггера 8 режима,.означающий завершение процесса фазирования на данном109273 такте, который, кроме того, поступает на сброс колебаний динамического триг. гера 11. В счетчике 7 фазы при этом записывается единица, означающая, что сбоя синхройизации по циклу на этом 5 такте не происходит. Если же двоичные последовательности на этом такте не сфазированы, то вся указанная последовательность операций повторяется с учетом того, что вырабатываемая ос .новным регистром 9 сдвига последовательность сдвигается по фазе на единицу сигналом,с выхода дополнительного счетчика 6 импульсов до тех пор, пока последовательности не будут сфазиро ваны, при этом в счетчике 7 фазы содерщтся уаеличеннее на е анину ани- е время.Предлагаемое устройство позволяет 20 также дополнительно определять величину расхождения фаз при сбое цикловойсинхронизации,БИПИ Заказ 3277/44 Подписное ира Филнвл ППП фПатеитф, г.Ужгород, ул.Проектная, 4 чение сбоя фазы по циклу. Если ни в одной из М фаз эталонной последовательности количество ошибок не оказывается меньше порога 8 6М, то сброс колебаний динамическоготриггера 11 осуществляется сигналомс выхода счетчикаФазы, емкостькоторого И, фаза опорной последовательности при этом остается такой же,как на предыдущем такте.,Технико-экономическая эффективность устройства заключается в повышении точности выявления ошибок диск"ретного канала связи низкого качества(средняя вероятность ошибки на символ (1-3) 10 1Кроме того,так какконтроль верности цикловой синхрониза"ции ведется на каждом такте приема,то устранение сбоя синхронизации поциклам осуществляется эа время одноготакта, т е. за минимальна яочможд