Свистельников

Номер патента: 1615723

Опубликовано: 23.12.1990

Авторы: Гончаренко, Карпов, Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...с входа 13 устройства. Состояние регистра 1 контролируетсяблоками 4 - 5 контроля по модулю два, Каждый из блоков 4-и 5 контролирует один байтинформации, причем каждый байт информации поступает в сопровождении своегоконтрольного разряда, который из регистра2 подается на соответствующие блоки 4 и 5,При правильном приеме информации в регистр 1 на выходе блоков 4 и 5 сигнал ошибки не выдается. При возникновении ошибки. на выходах блоков 4 и 5 сигнал ошибкипоступает в блок 11 формирования сигналаошибки. С выхода регистра 1 первый байтинформации поступает на информационное входы регистров 81 - 8 п.Контрольный разряд первого байта информации из регистра 2 поступает на триггеры 91 - 9 п. Второй байт информации изрегистра 1 поступает на...

Номер патента: 1598143

Опубликовано: 07.10.1990

Авторы: Иксанов, Мартиросян, Свистельников

МПК: H03K 17/00

Метки: коммутатор, самоконтролем

...измерении сопротивлениятаких контактов ключа при включенииполучится короткое замыкание. Соответственно по результату измерения можнобудет сделать вывод о "залипании"контактов реле,Преобразователь 5 предназначен дляконтроля состояния ключей 12.1-12.Ипутем измерения сопротивления датчиков 8. 1"8.11 блока 2 при последовательном подключении ключей 12,1-12.Би выдачи результатов измерения на выход11 в режиме самоконтроля.В. рабочем режиме блок 2 отключаетсяи измеряемые сигналы подаются на входыблоков 3 и 4 коммутации,Устройство может работать в двухрежимах: в режиме самоконтроля и врежиме измерения.Рассмотрим работу устройства в режиме самоконтроля,При отсутствии сигналов на входах9 и 10 узел 6 дешифраторов отключени соответственно...

Номер патента: 1403066

Опубликовано: 15.06.1988

Авторы: Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...для обнаружения ошибок при передаче кодов. ОУстройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, блоки 4 и 5 контроля по модулю два, дешифратор 6, элементы ИЛИ 7. - 7.п, входные регистры 8.1 - 8.п, триггеры 9. - 9.п, блоки 10.1 - 10.п контроля на четность, блок1 формирования сигнала ошибки, информационный вход 12, стробирующий вход 13, вход 4 контрольных разрядов, информационные выходы 5. - 15.п, выход 16 сигнала ошибки, дешифраторы 17 - 9, регистры 20 - 22,20 элементы ИЛИ 23 и 24, блок 25 индикации и блоки 26 и 27 элементов И. Устройство работает следукнцнм образом.Информация, поступающая на входной 25 регистр 1 с входа 12 информации, и контрольные разряды, поступающие на...

Номер патента: 1091211

Опубликовано: 07.05.1984

Авторы: Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...записи информации с входного регистра в и регистров по заданной программе.Поставленная цель достигается тем, что в устройство, содержащее входной регистр, входы которого являются входами устройства, а первый выход соединен с первыми входами и выходных регистров, и триггеров, и блоков контроля на четкость и и элементов ИЛИ, выход каждого элемента ИЛИ через соответствующий выходной резистор подключен к первому входу соответствующего блока контроля на четкость, второй вход которого через соответствующий триггер соединен с выходом соответствующего элемента ИЛИ, а выходы всех блоков контропя на четкость подключены к1093первым входам блока формирования сигнала ошибки, йыход которого является выходом устройства, а также регистр контрольных...

Номер патента: 1078432

Опубликовано: 07.03.1984

Авторы: Курносов, Плахтеев, Свистельников, Сергеев

МПК: G06F 17/27

Метки: выражений, интерпретации, программирования, языков

...вход соединен с выходом -го регистра операций,вход синхронизации которого соединен с выходом второго блока элементов И, информационный вход соединен с входом операций устройства, выход первого блока элементов И соединен с входом синхронизации щ -го регистра операндов, выход первогэ регистра опе рандов соединен с первым входом четвертого блока элементов И, второй вход которого подключен к выходу второго дешифратора, выход 1-го ( 1 = 2,)регистра операндов соединен с первыми входами (2+ 1)-го и (2Ф 2)-го блоков элементов И, вторые входы которых соединены с выходом второго дешифратора, выход второго дешифратора соединен с первым входом (2 6 + 3)-гэ блока элементов И, второй вход которэгэ подключен к выходу (+ 1)-го регистра операндов,...