Патенты с меткой «ошибок»

Номер патента: 944130

Опубликовано: 15.07.1982

Авторы: Евстафьев, Червяцов

МПК: H03M 13/51, H04L 1/08

Метки: исправления, кодовой, комбинации, ошибок

...блока 2, преобразованные предварительно в единичные сигналы, С выхода третьего сумматора 7 по модулю два ко- ф довая комбинация, позиции которой инвертированы сигналами стирания (вторая модификация) поступает через элемент 10 ЗАПРЕТ, второй элемент ИДИ 4 в накопитель 11, Блок 13 обнаружения ошибок ф 5 осу 1 цествляет кодовую проверку комбинации первой модификации. Если ошибки не обнаруживаются первая модификация выдается получателю на выход устройства, В случае обнаружения ошибок блок 13 5 й обнаружения ошибок выдает первую моди фикацию по первому выхоцу через второй элемент ИЛИ 4 в накопитель 11. При этом из накопителя 11 выводится вторая модификация, которая через второй ключ 55 9, первый элемент ИЛИ 3 поступает в блок 13...

Номер патента: 946008

Опубликовано: 23.07.1982

Автор: Ляшевич

МПК: H04N 1/40

Метки: коррекции, ошибок, приемника, сигналов, факсимильных

...между собой входом устройства и тактовым входом блока 1 запоми О нация последовательно блок 6 выделения фронтов, реверсивный счетчик 7, дешифратор 8, элемент 9 И с инверсией и задержкой по одному входу и элемент 10 ИЛИ, причем второй вход элемента О И с ин версией и задержкой цо одному входу подключен к входу тактовх импульсов и вы читающему входу роер ивцого счетчика 7,вход запрета которого связан с выходом дешифратора 8, выход блока 6 выделения фронтов - со вторым входом элемента 10 ИЛИ, первый дополнительный выход блока 1 запоминания соединен с дополнительным входом блока 4 выделения эон приращений, а второй - с дополнительным входом блока 3 выделения несовпадений.На фиг. 6 а представлены периодические тактовые импульсы,...

Номер патента: 947862

Опубликовано: 30.07.1982

Авторы: Качинский, Кулаков, Майзель

МПК: G06F 11/22

Метки: ошибок, регистрации, сигналов

...а на остальных входах сигналы ошибок отсутствуют,В первом режиме после поступления первого сигнала ошибки на вход 7-2 он пройдет через элемент блокировки 2-2 и запишется во второй разряд регистра 1. После этого прямой и инверсный выходы второго разряда регистра 1 изменяют свое . состояние на противоположное. Уровень логической 1, установившийся на прямом выходе второго разрядарегистра 1, запустит реле времени 4-2 и поступит на блокировочные входы .всех, кроме второго, элементов 2 блокировки. При этом прием остальных, кроме второго, сигналов ошибок заблокирован.Для работы устройства необходимо, чтобы частота поступления сигналов синхронизации по входам 8 и 9 была меньше частоты любого из устойчивых сигналов ошибок, а период сигналов с...

Номер патента: 951407

Опубликовано: 15.08.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: блоков, коррекции, ошибок, памяти

...второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные...

Номер патента: 951740

Опубликовано: 15.08.1982

Авторы: Ещин, Заволокин, Заровский, Мошков, Мусатов, Рейнер, Юферова

МПК: H03M 13/05

Метки: дискретной, информации, исправления, ошибок

...также равны нулю, все блоки ключей 44, 424заперты и входной кОд через дрполнительные сумматоры 54, 55 без изменения поступает на выход устройства.35А ьПри наличии ошибки в одном Р-ичном разряде на выходе одного, нескольких или всех сумматоров 1, 1 А1 результат оказывается отличным от нуля; при этом во всех таких сумматорах результат один и тот же, равный величине ошибки с соответствукпцим знаком ("+, если ошибка возникла в контрольном разряде, ф-ф - если в информапвонном), 4 В этом случае на выходе соответствующих элементов ИЛИ 2, 2 .2 и локализатора ошибок 2 и элемента ИПИ 6 появляется сигнал 1. Дешифратор 3 сформировывает на соответствующем выходе сигнал, отпирающий бюки ключей того разряда, где возникло искажение, и в соответствующем...

Номер патента: 955074

Опубликовано: 30.08.1982

Авторы: Иванов, Смородинский

МПК: G06F 11/18

Метки: импульсов, обнаружением, ошибок, распределитель

...которого установки в О тактируемого КЯ-триггера, вход установки в 1 которого является управляющим входом распредеителя, синхровход которого соединен с синхровходом тактируемого КЬ-триггера,На чертеже приведена схема предлагаемого распределитея.Распределитель импульсов с обнаружением ошибок содержит регистр 1 сдвига, элемент ИЛИ 2, элемент ИЛИ-НЕ 3, магер 5 и элемент И 6.Распределитель работает следующим образом.В исходном состоянии, при отсутствии ошибок, в регистре 1 хранится и, по мере поступления на вход синхронизации распределителя тактовых импульсов, сдвигается по направению к выходу и регистра 1 одна и только одна единица. Пока эта единица 15 20 25 Зо 35 4находится на любом из выходов регистра 1, кроме выхода и, она поступает...

Номер патента: 955197

Опубликовано: 30.08.1982

Авторы: Горшков, Рябуха

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...состОянии регистры 2-4, а также реверсивный счетчик 13 обнулены, В режиме записи код адреса и 60 код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ б, на входы регистра 2 и производится запись слова в соответствующую ячейку нако пителя 1, Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5 на сумматор 8, которые вырабатывают бйты четности адреса и записываемого слова, Биты четности объединяются сумматором 9 в результирующий бит. С управляющего входа 14 на вход элемента НЕ 11 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 11 при этом будет единичный уровень. В случае единичного значения результирующего бита...

Номер патента: 955207

Опубликовано: 30.08.1982

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...(также из блока 1)по управляющим шинам 44-51 - признакномера адресного массива, причем,так как данный накопитель являетсяпервым, а адрес обращения относится,например к третьему адресному мас -сиву, то разрешающий запись сигналпридет только по шинам 49-51 (таблица 1). Если адрес обращения относится к второму адресному массиву,то разрешающий сигнал придет го шинам 45-48, а если к первому, то пошине 44. Таким образом, соответствующие элементы И-НЕ 42 откроются инеобходимая подгруппа разрядов запишется в выбранный ряд БИС ОЗУ 52,(Управляющие и адресные шины БИСОЗУ с соответствующими вентилями непоказаны). Из сказанного становитсяясной коммутация управляющих шин44"51, а именно, шина 44 накопителя4 объединяется с шинами 45-48 накопителя...

Номер патента: 959167

Опубликовано: 15.09.1982

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...44 и восьмой 45 и девятый 46 элементы ИБлок местного управления содержит десятый 47 и одинадцатый 48 элементы И й вторую группу элементов памяти 49. Первый дополнительный накопительсодержит первый регистр 50 сдвига,двенадцатый 51, тринадцатый 52 ичетырнадцатый 53 элементы И, шестойэлемент ИЛИ 54, третью группу эле 5 ментов памяти 55, пятнадцатый 56 ишестнадцатый 57 элементы И.Второй дополнительный накопительсодержит четвертую группу элементовпамяти 58, второй, регистр 59 сдни 10 га, семнадцатый 60, восемнадцатый 61,девятнадцатый 62 и двадцатый 63 эле 1менты И, седьмой элемент ИЛИ 64 и,двадцать первый элемент 65.На чертеже обозначены установочный15 вход 66 и выход 67 устройства.Количество слов, хранимых в элемен.тах памяти 55 и 58,...

Номер патента: 959286

Опубликовано: 15.09.1982

Автор: Палащенко

МПК: H03M 13/51, H04B 1/10

Метки: биполярного, обнаружения, ошибок, сигнала

...кода НДВЗ.На выходе декодера 1 формируется-исходная двоичная последовательность.Сигнал ошибки формируется на выходеблока 2. Если во входном сигнале при.сутствует подряд более трех нулей,что противоречит, алгоритму кода НДВЗ,. то триггеры трехразрядного регистрасдвига 4 через три такта установятся в нулевое состояние, такое жесостояние имеется на выходе цементаИЛИ 3, а на выходе "элемента И 6 формируется сигнал обнаружения последовательности, содержащей более трехидущих подряд пробелов, что являетсясигналом обнаружения ошибок.Если псевдотроичный сигнал содержитдва подряд идущих импульса однойполярности, то при появлении на входедекодера 1 второго импульса появляется сигнал логической единицы навыходе Ч 3 элемента НЕ 10,такие жесигналы...

Номер патента: 959287

Опубликовано: 15.09.1982

Авторы: Батуркина, Железняк, Иванов, Киселев, Малютина, Мамонов, Тяпкина

МПК: H03M 13/51, H04L 12/26

Метки: дискретного, канала, ошибок, потока, регистрации, связи

...достоверность пере-я /дачи хуже 10, то с ьыхода 4 анализатора 7 пораженных комбинаций поступаеткоманда "Запрет" на вход 2 блока 10(распределения ошибок) и подается команда "Разрешение" с выходе 3анализатора7 пораженных комбинаций на вход 2 счетчика 9 ошибок. Счетчик 9 ошибок начинает подсчет кочичества ошибок в блокедлиною в 32 байта по приходу первойошибки, а на выходе этого блока информация появляется по команде "Разрешение"с анализатора 7 пооаженных комбинаций.С выхода 2 анализатора 7 пораженныхкомбинаций поступает команда на управгляюший вход 3 управляемого коммутатора 8, по которой вход 6 коммутатора 8подключается к выходу счетчика 9 ошибок,Сигнал о конце блока длиною в 32 байта с выхода 2 формирователя 5 черезблок 3 управления...

Номер патента: 959288

Опубликовано: 15.09.1982

Авторы: Киндиренко, Мишутина, Пирогов, Сушкевич

МПК: H03M 13/51, H04L 12/26

Метки: дискретных, каналах, ошибок, регистрации, связи

...ранее записанных в регистр "Единиц".Регистр 9 задержки задерживает информацию на 1 знаков,ледних разрядов регистра 9 через до"полнительный коммутатрр 8 в регист-рирующий блок. 4,Формирование сигнала на разрешение считывания, поступающего в блок5 по второму входу, происходит в блаке 1, в который поступают поток оши"бок и синхроимпульсы. Сигнал управления поступает на второй выход блока 1, откуда он через блок 5 поступа ет на дополнительный коммутатор,Запись реального потока ошибок,поступающего с регистра 9 церез дополнительный коммутатор 8 в регистрирующий блок 4, осуществляется по сигналу "Ввод", формируемому в генера"торе 2 по сигналу "Запись 1", поступающему из блока 1. Сигнал "Запись 1"формируется из синхроимпульсов блока 1. 20В...

Номер патента: 959289

Опубликовано: 15.09.1982

Авторы: Беляков, Лиференко, Лукин, Марков, Хрыкин

МПК: H03M 13/13

Метки: кодах, контролируемых, обнаружения, ошибок, сигнала, цифрового

...образом, достоверность обкопитель 7, блоки совпадения 8 и 9, наружения ошибок в устройстве поформирователь 10 сигнала ошибок; 1, вышается за счет стабильности работы11, Ф " входы устройства. 1 в детектора ошибок в переходные перио"Устройство работавт следующим об- ды, вызванные прерыванием связи иразом. дрейфом питания.На вход 4 подается информационная последовательность цифровых сиг"налов (о), поступающая на вход ре" И формула изобретениягйстра 1 сдвига. На вход 11 подается последовательность импульсов с Устройство для обнаружения ошичастотой следования, равной двойной бок цифрового сигнала в контролирутактовой частоте (а). На вход В по"емык крах, содержащее последовательдается потенциал логического "0" при 20 но соединенные блок...

Номер патента: 960823

Опубликовано: 23.09.1982

Авторы: Василенко, Григорьев

МПК: G06F 11/08

Метки: исправления, классов, обнаружения, остаточных, ошибок, системе

...модулюсигнал равен нулю . Если вычет понекоторому модулю ошибочен или неправильно дешифрирован, на выходесхемы 5 сравнения по данному модулюсигнал равен единице,Блок хранения поправок 9 представляет собой, например, одностороннее запоминающее устройство, вкотором хранятся величины поправок.Адрес ячейки этого запоминающегоустройства задается кодами с выходов блока б выделения оажбочногооснования и схемы 5 сравнения,Сумматор 10 представляет собойнабор сумматоров, каждый из которыхобеспечивает сложение по соответствующему основанию вычетов, поступающих на его входы,Устройство. работает следующимобразом.На регистры 1 и 2 из арифметического устройства ЭВМ поступаетконтролируемый код слова, состояший из совокупности вычетов числапо...

Номер патента: 960898

Опубликовано: 23.09.1982

Авторы: Анищенко, Каханович, Коялис, Кучинский

МПК: G08C 25/04

Метки: информации, исправлением, кодирования, ошибок, передачи, приема, сбора

...-навеивать необходимое значение тока в гиниях связи, Субблок индикации позволяет осуществлять визуальный кон троль поступающей на вход устройства информации и состоит из светодиодов, например, типа АЛ 102 Б. При необходимости субблок индикации может быть отключен. Формирователь 3 импульсов состоит из Фильтра и триггеров Юмитта и предназначен для Формирования прямоугольных импульсов, необходимых для нормального функционирования интегральных схем, например, серии К 155 из несинусоидальных колебаний, поступающих из линий связи, а также для защиты информационных входов устройства от помех,Буферный регистр 4 выполняет функции приема и распределения поступающей информации, а также ее хранения в течение времени обработки, т.е.когда она...

Номер патента: 964645

Опубликовано: 07.10.1982

Авторы: Бецков, Бороденко, Краснобаев, Степанов, Стеценко

МПК: G06F 11/08

Метки: классов, кода, обнаружения, одиночных, остаточных, ошибок, системе

...операндЦ, ( 1 " 2, 3, ., И ), представленныйдвоичным кодом, второй операнд - значения модуля Р представленного такжедвоичным кодом (соответствующая шина4). Таким образом, в данном случаесумматор 3 по модутпо Р; осуществляетоперацию инвертирования по модулю Р;числ б т.е. а; Р. - б,;.Сумматоры по модулю О" группы 3конструктивно аналогичны сумматорам 2.Первый операнд О (инвертированное помодулю Р эначейие 0, где= 2, 3,., 11 ), представленный в двоичном коде,а второй операнд (для всех сумматоров3) - значение Й, представленный такжедвоичным кодом. Сумматоры 3 осуществляг реализацию операции О+ а 1 д.Если по 1 -ому основанию произошлаошибка (". 2, 3 , И), то на выходе 4-го сумматора 3 будет ненулевойрезультат операции, что свндетельствуето...

Номер патента: 964736

Опубликовано: 07.10.1982

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...+ Ь, первые 1 = Ьп разрядов которого являются информационными а по)следние Ь разрядов контрольными, помещается.в накопитель 3 по адресу,поступающему из адресного блока 1.В блоке 7 кодирования происходит вычисление контрольных символов путемсуммирования по модулю два блоковпо Ь разрядов в каждом.П ри м е р 1, Пусть 1 с = 16,16Ь = 4, тогда и = 4 = 4, т.е, при построении накопителя с длиной словав 1 б,разрядов используется четыреИМП с четырьмя шинами записи-считывания каждая и пусть в накопитель записывается информация 1 0 0 0 1 1 0 000101111.Тогда н контрольные разряды записывается информация 1 0 0 1, т.е.н накопитель заносится слово 1 О 0 01100.001011111001.В режиме считывания информации выходные данные подаются на формирователь 15...

Номер патента: 964990

Опубликовано: 07.10.1982

Авторы: Архипов, Кочемасов, Олейников, Фадеев

МПК: H04B 3/46

Метки: измеритель, ошибок, частотных

...напряжение на выходе фазового детектора пропорционально отклонению частоты Я(с) от линейного закона ш(с)==и+Ет (иТакой измеритель частотных ошибок прост в изготовлении, однако, поскольку входящий в него фазовый детектор работает на раэностной частоте юр=)ЬГ, он обладает значи-.тельной инерционностью.Известны также измерители частотных ошибок с дополнительно преобразованием частоты, в которыхФазовый детектор работает на частоте много больше рззностной частоты юр . К ним.относится второй 10 из известных измерителей частотныхошибокЭтот измерительчастотныхошибок содержит последовательносоединенные первый смеситель, первыйполосовой Фильтр, линию задержкии Фазовый детектор, ко второмувходу которого подключены последовательно соединенные...

Номер патента: 964998

Опубликовано: 07.10.1982

Авторы: Сафаров, Финк

МПК: H03M 13/03

Метки: информации, коррекцией, ошибок, передачи, приема

...элементов. Четные элементы (их число также и) образованы по- элементным суммированием по вод 2 символов информационной части символов эталонного кода. Такой сигнал подвергается ряду преобразований. С помощью сумматора 11 и элемента зацержки получают двоичную госледовательность, в которой на четных позициях слов длиной 2 располагаются элемен- ты восстановленного эталонного кода. действительно, если д- информационные символы, а Ь - элементы эталонного кода, то с= а,; 9 Ь - элементы сигнала на входе блока 11, располагающиеся на четных позициях. При поэлементном суммировании по вод 2 принятого и задержанного на один элемент сигнала получаемО+ " С 1,с+.+г 1,С О С О Саса,с,а+,где Ь. = а ЮС 1 - элемент востановленного эталонногокода,Сигнал с...

Номер патента: 966914

Опубликовано: 15.10.1982

Автор: Горло

МПК: H03K 21/34

Метки: двоичный, контролем, ошибок, счетчик

...совпадения сигналов на входах получаем потенциал; поступающийна один из входов элемента 6 И, надругие входы которого поступают высокие потенциалы с инверсных выходов малоразрядного счетчика 2 .и в случае совпадения сигналов с выхода элемента 6 И получаем импульс, по-.ступающий на другой вход элемента 7неравнозначности, с которого снимаемсигнал, превышающий длительность сигнала на входе, а именно с выхода элемента 7 неравнозначности получаей импульс, равный двойной длительности,С , где 7 - период входных импульсов по шине 9), который далее поступает на вход селектора 8 импульсов подлительности, который реагирует тольео на импульсы заданной длительности,а именно импульсы, равные длительности импульсов ,и с выхода селектора8 в этом...

Номер патента: 970430

Опубликовано: 30.10.1982

Авторы: Василенко, Ермоленко

МПК: G08C 25/00

Метки: информации, исправления, нулевого, ошибок, порядка, предсказателем, приеме

...В блоке 8 сравнения производится сравнение величины разнос-ти принятого сигнала и предыдущегос величинами положительной и отрицательной апертуры предсказания. Присовпадении разности с любым иэ двухзначений апертуры предсказания выдается, сигнал в формирователь 5, который выдает тактовый импульс опросарегистра 17 на элементы И 23. Информационная часть сообщения с регистра 17 через элементы И 20 поступает вблок 9 выбора, а также через второйблок 7 вычитания и второй блок 8сравнения на первый вход формирователя 9. При получении подтвержденияо совпадении разности принятогосообщения и предыдущего с одной издвух величин апертуры предсказанияс второго блока 8 сравнения формирователь 9 посылает на информационныйвыход и в блок 11 памяти...

Номер патента: 970475

Опубликовано: 30.10.1982

Авторы: Касиян, Кейбаш

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...ИЛИ21 и элементы И 22,Устройство работает следующим образом,Накопитель 1 выполнен в виде нескольких зон 1- 1, 1- 2, 1-и, каждая изкоторыхсодержит определенное числослов и имеет контрольный код, запомненный по фиксированному адресу, апо разрядам контрольных кодов в своюочередь определяется их контрольныйкод и также запоминается по фиксированному адресу,Одна из зон памяти выполнена резервной, емкость резервного поля памяти определяется по интенсивностиотказов элементов памяти и периодамашинного времени между вмешательствами извне (например, замена отказавших элементов при технологическихобслуживаниях) или всего требуемогофонда машинного времени, если вмешательства извне невозможны.При отсутствии ошибки в считанномслове блок 4 обнаружения...

Номер патента: 970704

Опубликовано: 30.10.1982

Авторы: Мхатришвили, Носачев

МПК: H03K 21/34

Метки: двоичный, контролем, ошибок, счетчик

...только один триггер счетчика переходит в единицное состояние (или при переполнении счетчика последний триггер переходит в нулевое состояние). Поэтому при нормальной работе счетчика один и только один О- триггер переходит в единичное состояние, остальные остаются в нулевом состоянии, На выходах 1-го элемента ИЛИ уровень логической единицы появляется в том случае, если хотя бы один из (и+1) О-триггеров находился в единичном состоянии, на выходах 1-го элемента И 11-14 уровень логической единицы появляет я только в том случае, если (1+1)-Й Ь-триггер находится в единичном состоянии и хотя бы один изпредыдущих О-триггеров находится в единичном состоянии, т, е, по крайней мере на одном из выходов элементов И 1-14 появится уровень логической...

Номер патента: 974591

Опубликовано: 15.11.1982

Автор: Лошкарев

МПК: H03K 21/34

Метки: контролем, ошибок, пересчетное

...шиной устройс тва.Устройство работает следуюшим образом,В исходном состоянии при отсутствиивходных импульсов счетчик 1 и триггеры9 и 11 установлены в нулевом состоянии,При этом единичным сигналом с инверсно.го выхода триггера 11 разрешена работа элементов 5 и 6 И, а нулевым сигналом с его прямого выхода запрешена работа элементов 7, 8 И, Единичный сигналс первого выхода дешифратора через элемент 3 посгупает на первые входы элементов 5 и 7, но на выходную шину сигналне проходит, так как на втором входеФэлемента 5 присутствует нулевой сигналс прямого выхода триггера 9,Каждый очередной яходной импульспоступает на вход счетчика 1 и на вход 1счетного триггера 9, меняя их состояние.При этом единичный. сигнал на выходеодного. элемента...

Номер патента: 974597

Опубликовано: 15.11.1982

Авторы: Лагуткин, Макаров, Маркин, Светников, Шалимов

МПК: H03M 13/51, H04L 12/26

Метки: дискретного, канала, обнаружения, ошибок, регистрации, связи

...с анализатором 8 состояния счетчика, выход которого подключен к Р-входу первого дополнительного Р 5-триггера 20, прямой выход которого связан с одним из входов первого дополнительного элемента И 22; анализатор 17 обрыва канала, дополнительный элемент ИЛИ 18, вторые дополнительные Р 5-триггер 21 9 и элемент И 23, инФормационный и тактовый вход анализатора 17 соединены соответственно с выходом "Ошибка" и выходом первого дополнительного элемента И 22, а первый и второй вы ход анализатора 17 обрыва канала подключены непосредственно к 5-входу, и через дополнительный элемент ИЛИ 18 к Р-входу второго дополнительного Р 5-триггера 21 соответственно, причем В его инверсный выход соединен с вторым входом дополнительного элемента И 231 выход...

Номер патента: 976506

Опубликовано: 23.11.1982

Автор: Ляшевич

МПК: H04N 1/40

Метки: коррекции, ошибок, приемника, сигналов, факсимильных

...меньших заданной величиныбит. На выходе блока 5 запрета вырабатывается сигнал (фиг. бз), передний фронт которого определяется совпадением следующих условий: отсутствием сигнала зоны перехода (фиг. 7 г), наличием сигнала несовпадения (фиг. бд), наличием перехода-сигнала (фиг. бе), отсутствием сигнала (фиг. бж). Задний фронт сигнала замещения (фиг. бз) определяется либо окончанием сигнала несовпадения (фиг.бд), либо началом зоны перехода сигнала (фиг. бв), как это показано на фиг. 7, На выходе управляемого переключателя 2 вырабатывается сигнал (фиг, би). На фиг. 7 к и 7 л представлены сигналы, соответствующие третьей и четвертой ф строкам сканируемого изображения. В них введены обозначенные штриховкой сигналы, которые в селекторе...

Номер патента: 978368

Опубликовано: 30.11.1982

Авторы: Балан, Гроссман, Гуревич, Негриенко

МПК: H04B 3/46

Метки: импульсам, коэффициента, ошибок

...определяющим принцип работы устройства с точки зрения учета информации о потоке ошибок. В момент окончания очередного подынтервала измерения импульс с выхода формирователя 9 одновременно подает сигнал на блок 7 управления, который начинает считывание информации с выходных шин коммутатора 6 в блок 10 вычислений и закрывает ключ 3, прерывая поступление импульсов на входы98 есчетчиков 4 и 5 на время, необходимоедля считывания информации, накопившейся за подынтервал измерения. После окончания цикла работы блока 7 (а он зависит от разрядности счетчиков 4 н 5), на его выходе вырабатывается сигнал, который открывает ключ 3 и возвращает в исходное состояние счетчики 4 и 5. После этого начинается втррой подынтервал измерения. С его окончанием...

Номер патента: 982098

Опубликовано: 15.12.1982

Авторы: Борисов, Кузнецов

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...накопителя и45 первому выходу коммутатора, а другой вход является одним из управляющих входов устройства, одни из входов блока декодирования и входы Формирователя сигналов некорректируемой ошибки подключены к выходам формирователя50 контрольных сигналов, вход которого и другой вход блока декодирования соединены с выходом второго регистра.На чертеже изображена Функциональная схема запомйнающего устройства с исправлением ошибок.Устройство содержит адресный блок 11 первый регистр 2, служащий для 8 4хранения входной информации, блок 3кодирования, накопитель 4, второй регистр 5, служащий для коррекции инФормации, формирователь б контрольныхсигналов, выполненный в виде двухуров.невого генератора синдрома ошибки,блок 7 декодирования,...

Номер патента: 982099

Опубликовано: 15.12.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекции, ошибок, цепей

...соответственнона регистр 1 и регистр 2, Информационные сигналы с регистра 1 поступают на вход . шифратора 5. При отсутствии ошибок в считанной инфор-мации и правильной работе шифратора5 контрольные сигналы, сформированные шифратором 5, полностью совпадают с сигналами, хранимыми в регистре 2, Соответственно на выходах схефо мы 6 сравнения все сигналы должныбыть равны нулю, и при правильнойработе схемы 6 сравнения и дешифра"тора 9 на третьем выходе последнегодолжен быть сигнал единицы (выбран Я нулевой выход дешифратора 9), Еслиже при считывании произошла ошиб-ка, то на выходах схемы б сравнениясигналы отличны от нуля, т,е. Форми982099 бв четвертой графе - смысловоезначение соответствующих сочетанийзначений сигналов в первых трех гра-...

Номер патента: 985789

Опубликовано: 30.12.1982

Авторы: Колосков, Колоскова, Типикин

МПК: G06F 9/22

Метки: исправлением, микропрограммное, ошибок

...из участков, выбираемые из нее на инфор 55 мационный регистр 5 по признаку адреса последней микрокоманды повторяемого участка и заносимые в счетчик 19 времени как начальная установка по информационным входам,Устройство работает следующим образом.Перед записью в память микрокоманд на каждом повторяемом участке выделяют циклические фрагменты из одной или нескольких микрокоманд) и в местах зацикливания вместо связей к ранее пройденным микрокомандам предусматривают переход к специально введенной микрокоманде, указывающей на циклический характер микропрограммы и позволяющей перейти к микрокоманде, адрес которой указан в регистре 6 адреса повтора. Независимоот числа циклов вводят одну дополнительную микрокоманду на всю микоопрограмму и при...