Кодек двоичных блочных кодов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК М 1 1) 4 ЮС4 уЮсо3.ФФр,у АНИЕ ИЗОБРЕТЕН ВИДЕТЕЛЬСТ К АВТОРСКОМ 24 наторные- М,:е- а селекЖ ве со- сигние С залибо ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Институт проблем передачи информации АН СССР(56) Помехоустойчивость и эффективность систем передачи информации,Под ред, А,Г. Зюко, - М.: Радио исвязь, 1985, с, 11-128,Труды НИИР, 1983, В 1, с. 89-99.Рейнгольд Э.М. и др. Комбиалгоритмы. Теория и практика,Мир, 1980,Авторское свидетельство СССРФ 1270899, кл. Н 03 М 13/00, 1984.1 ЕЕЕ Тгапзасгопв оп 1 пйогаагопТЬеогу, 1977, ч.23, Кф 3, р, 371-377,Гц,. 1,2.(54) КОДЕК ДВОИЧНЫХ БЛОЧНЫХ КОДОВ(57) Изобретение относится к вычислительной технике и технике связи. Егоиспользование в аппаратуре передачи дискретной информации позволяет повысить скорость передачи многопозиционных сигналов при заданной помехоустойчивости. Кодек двоичных блочныхкодов состоит из передающей и приемной сторон и канала связи, Передающая сторона содержит блоки кодирования, приемная сторона - ступени декодирования, каждая из которых включаетблок памяти, блок декодирования, блоккоррекции и блок сравнения. Благодаря введению на передающей сторонепреобразователей в код Грея и синхронизатора, а на приемной стороне 2 -синхронизатора, обратных преобразователей кода Грея и в каждой ступени дкодирования, кроме последней,тора типа сигнала кодек на осногласования с многопозиционнымикалами обеспечивает либо повып)еудельной скорости передачи приданной избыточности кодирования,повьппение помехозащищенности сигналовпри заданной скорости передачи. 5 з,п.ф-лы, 8 ил., 2 табл,1408532 О 0 оставитель О. Ревинскийехред МДидык Корректо ипенк актор П. Гере Заказ 336 1/57 Подпис оизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,Тираж 928 ВНИИПИ Государственно по делам изобретении 3035, Москва, Ж, Ракомитета СССР открытий кая наб., д. ь) (т) (ю О 0 0Изобретение относится к вычисли,тельной технике и технике связи и может быть использовано в аппаратуре передачи дискретной информации,Цель изобретения - повышение скорости передачи многопозиционных сигналов.(МПС) при заданной помехоустойчивости,На фиг. 1 изображена функциональная схема. кодека двоичных блочныхкодов; на фиг. 2 и 3 - схемы блокакодирования и блока декодирования; нафиг. 4 - выполнение синхронизатора;на фиг. 5 - структура связи для МПС с 15фазовой модуляцией (ФМ); на фиг. 6 -структура канала связи для МПС с ам плитудно-фазовой модуляцией (АФМ);на фиг. 7 - фазовая диаграмма ФМ-сиг налов для М:3; на фиг. 8 - структураАФМ-сигналов для М:4, где М - числопозиций МПС,Ф1Кодек двоичных блочных кодов состоит из передающей 1 и приемной 2 сторон и канала 3 связи, Передающая сторона 1 содержит блоки 4 кодирования,преобразователи 5 в код Грея и синхронизатор 6, Приемная сторона 2 содер ,жит синхронизатор 7, обратные преоб разователи 8 кода Грея и ступени 9декодирования, каждая из которых вклю.чает в себя блок 10 памяти, блок 11, декодирования, блок 12 коррекции, блок13 сравнения и селектор 14 типа сигнала, В последней ступени 91 декоди рования блок 12 коррекции и селектор14 типа сигнала отсутствуют, На фиг11обозначены информационные входы 15кодека, тактовый вход 16 приемнойстороны и выходы 17 кодека. Кратность 40соединений (число проводов в шине)указана символом возле штриха, перечеркивающего его соединение. При этомразмерность управляющих входов в блоках 4 и 11 Л= 1 о ЬкГ, где 1 хГ -наименьшее целое, большее или равное х.В кодеке используется И блочныхкодов (Ь и Кд ) (Ьпу К уд)увел( э Кэ К 1 феф 9 Я У У 50длины Ькп, где Ь - кратность (размерность) информационных входов К-гоблока 4 кодирования, и - целое число,Кк - количество информационных символов К го кода (кодового слова состоящего из информационных и защитных55символов), дк - расстояние ХэммингаК-го кода, К = 1,2. Б. Определяющее числоисправляемых ошибок(д - 1) /2,к кБлок 4 кодирования выполнен (фиг,2)на мультиплексоре 18, кодере 19 и ком.мутаторе 20. На фиг. 2 обозначены информационные 21,тактовый 22 и управляющие 23 входы и выходы 24,Кодер 19служит для преобразования входногокода в соответствующий блочный код,обеспечивающий исправляющую способностьБлок 11 декодирования выполнен(фиг, 3) на мультиплексоре 25, декодере 26 и коммутаторе 27. На фиг. 3обозначены информационные 28,тактовый29 и управляющие 30 входы и выходы 31.Декодер 26 осуществляет декодирование блочного кода, полученного в соответствующем кодере 19.Синхронизаторы 6 и 7 имеют одинаковое выполнение (фиг, 4) и включаютв себя генератор 32 тактовых импульсов, умножители 33 частоты и счетчики34, На фиг, 4 обозначены вход 35,тактовый выход 36, выходы 37 синхронизации и управляющие выходы 38, Различиев синхронизаторах 6 и 7 состоит в том,что на передающей стороне 1 синхронизатор 6 может не иметь входа 35, а выход 36 не используется,Канал 3 связи для МПС с ФМ и АФМпостроен по-разному. Канал 3 связи сиспользованием ФМ-сигналов (фиг. 5)содержит цифроаналоговый преобразователь (ЦАП) 39, фазовый модулятор 40Яна 2 позиций, линию 41 связи, фазоМ+-овый демодулятор 42 на 2 позиций, ианалого-цифровой преобразователь (АЦП)43, На фиг. 5 обозначены информационные 44 и тактовый 45 входы и выходы 46.Канал 3 связи с использованиемАФМ-сигналов выполнен (фиг. 6) в видедвух квадратурных каналов и состоитиз ЦАП 47,амплитудных модуляторов 48на 2 позиций каждый, сумматор 49,М(длинии 50 связи, фазовращателей 51амплитудных демодуляторов 52 на 2 +позиций каждый и АЦП 53. На фиг. 6обозначены информационные 54 и тактовый 55 входы и выходы 56. Блок 10 памяти К - й ступени 9 декодирования, кроме последней (т,к. КФИ) содержит М(И-К+2) регистров сдвига длиной и, тактируемых сигналом Р,входы и выходы которых (единичные),обьединенные во входы и выходы кратности Ьк(К = 0,1,2Ы) являются одно1 ч 035 1Входы 000 001 101 100 110 111 011 010 Выходы 000 001 010 011 100 101 110 111 Таблица Выходнойсигнал Сигнал ошибки Входной сигнал.именными информационными входами ивыходами блока 10 памяти,Блок 1 О памяти последней ступени 9 представляет собой набор из5регистров сдвига длиной и каждый,единичные входы и выходы которых объединены и являются информационнымивходами и выходами кратности блока10( памяти, Регистры тактируются сигналом Р,Блок 13 сравнения К-й ступеник(К = 1,2Х) содержит Ь элементовнеравноэначности (сумматоров по модулю два).Преобразователь 5 в код Грея К-гокода (Ьп, КК, ЙК) выполнен в виде Обратный преобразователь 8 кода Грея К-го кода выполнен в виде такого же ППЗУ, запрограммированного на осу ществление инверсного процесса, В указанном примере входные трехразрядные коды заменяются на выходные и наобо-. рот.Блок 12, коррекции (К = 1,2 И) выполнен в виде ППЗУ, вторые управляющие входы которого (верхние на фиг. 1) имеют кратность 2, информационные входы кратности ЬЬкЬ,(, Ь, выходы кратности 1.1., для сигналов АФМ. Для сигналов ФИ отсутствуют вторые управляющие входы, Блок 12 коррекции вырабатывает исправленный сигнал в виде столбца иэ Ь +Ь+ Ьсимволов и запрограммирован на реализацию следующего алгоритма: если сигнал в виде параллельного кода на информационных входах имеет ошибку, то в зависимости от сигнала Ь весь сигнал (столбец) должен быть изменен на тот из двух 2"к- сигналов 45 (четырех в случае АФМ) на выходе, ко(торый на входах Ь равен ошибке плюс входной сигнал. Например, рассмотрим кодек при ФМ, 50 М=З, И=2 в первой ступени 9( декодирования (К=1)Для ФМ-сигнала блок 12 имеет корректируемые входы с кратностями 1.= 1, Ь ( = 2, Ь = 1,(так что М =Е.Ь = Ь + Ь = 3) и 55и цвыходы с кратностями 1.,= 2 и 1, = 1, Фазовая структура сигнала в канале имеет вид, показанный на фиг.,7, где Зг4программируемого (либо перепрограммируемого) постоянного запоминающего устройства (ППЗУ), которое имеет повходов и выходов. Их состояния реализуют код Грея: параллельный входной код из Ь символов преобракзуется в выходной двоичный код, в котором двум соседним числам на Ь разк рядов каждое соответствует разница в одном разряде. Этот процесс (вместе с инверсным ему процессом в обратном преобразователе 8 кода Грея) обеспечивает минимизацию вероятной ошибки кодирования и декодирования. Алгоритм .программирования преобразователя 5( в код Грея для случая Ь -3 представклен следующим примером у каждого сигнала указан соответствующий двоичный код.Алгоритм работы блока 12 следую(щий,Если произошла ошибка, то в зависимости от сигнала 1 сигнал на выходах меняется на один из двух сигналов,отличающихся на ошибку от входногосигнала. Так происходит, если ошибкаравна 11. Например, если входной сигнал 000, а ошибка 11, то в случаеЬд = 0 выходной сигнал 011, а в случае Ь 0 = 1 выходной сигнал равен 111.В случае другой ошибки сигнал меняется на ближайший с такой же ошибкойвне зависимости от Ь 0 (табл, 1)В табл, 1 показана работа блока12( при ФМ, М=З, И=2, К=1, Ь=1,Ь( -- 2 ф Ьз,о оо о/ о о о/ 1 00 О/1 О О/1 о оо о/1 1 о 10 О/11 00 О/ 10 О/11408532 61 налов селектор 14 к выделяет три типа:внутренние - тип 1, граничные (имеющиетрех соседей) - тип 2, угловые (имеющий двух соседей) - тип 3. Например1в случае М=4 (фиг. 8) сигналы б, 7, 10и 11 - типа 1, сигналы 2,3,8,12,15,14,9 и 8 - типа 2, сигналы 1,4, 16 и 13 -типа 3,В табл. 2 показана работа селектора 14типа сигнала или АФМ дляпримера по фиг, 8.Таблица 2 Продолжение табл,Сигнал ошибки Выходнойсигнал Входной сиена 11 1/О 00 О/1 01 О/1 01 О/1 0 01 О/1 1 01 О/1 00 00 О/1 00 О/1 0 01 О/11 01 О/1 О/1.3 =к к К = 1, И,Селектор 14 типа сигнала К-й ступени 9, декодирования (К=1, 2 М) Необходимый только для АФМ-сигналов, выполнен в виде ППЗУ с входами кратНости Ь 1, Ь Ь и выходами кратности два. Из множества всех АФМ-сигНомер сигнала Код сигнала Тип сиг(вход селекто- нала (выра) ход селектора) Кодек двоичных блочных кодов работает следующим образом,45 На М входов 15 кодека поступаетодновременно И блоков информации ввиде отрезков длиной Кк и кодовых слоевиз К символов каждое (К=1,2 И,остальные Ь и - К символов провеи к50 рочные), На входе К-го блока 4 кодирования К-й блок информации представляется матрицей Ак размерностью К1408532 8 матрице В на входах преобразователя 5 , но порожденная ошибками) а на его выходах получается К-й блокинформации, который представляется матрицей В из Ь х и элементов Ькь 1 е Ьк- 1, и К = 1, М,(кв =Ул (к)В = У( 1 = 1, и,одновременЭта матрица поступает на К-й пре образователь 5 к в код Грея, в которомкаждый столбец матрицы В подается на входы одного из и ППЗУ, на выходах которого образуется один из и столбцов матрицы сигналов в коде Грея 1, и,К=1,5=1,Ь,сформированная в канале 3 связи в качестве дополнительной информации О"ближайшем соседе" (в случае ФМ эонарешения по каждому сигналу разбивается на два сектора и нумерация идет почасовой стрелке; в случае АФМ зона решения разбивается на четыре сектора,(фиг. 7 и 8), поступает в блок 10(памяти первой ступени 9( декодирова":ния, где они обе задерживаются на время декодирования матрицы В( в блоке11, (первого кода), на выходах которого частично восстанавливается исходная матрица Ат.е. получается матрица А, с ошибками.30Вместе с задержанной матрицей Вона поступает на блок.13,сравнения,где, завершается восстановление исходной матрицы А( (устранение помея), .З 5 появляющейся на первых выходах 17(кодека.- 1, и,К = 1, И. Все И таких матриц образуют матрицу Г= Эта матрица по столбцам гт в канал 3 связи поступаеВ канале 3 связи образовавшиесяФпосле модуляции 2 -позиционные сигналы ФМ (фиг. 5) или 2 -позиционныемсигналы АФМ (фиг. 6) проходят через линию 41 или 50 связи, в которой под действием помех приобретают неизбежные ошибки, подлежащие в дальнейшем исправлению при декодировании избыточных корректирукицих блочных кодов, Для облегчения декодирования ФМ-сигналы после модуляции сопровождаютсяМф( еще одним битом, т.е. становятся 2 позиционными, а АФМ-сигналы - 21 м 2 н позиционными в каждом квадратурном канале. После преобразования в АЦП 43 или 53 в цифровую форму на выходах канала 3 связи в каждом такте появляются сигналы с ошибками (отмеченными знаком А ) в виде параллельного кода из М+Ь символов, где Мйо= ".,.Е Ь , Ь т или 2 для ФМ- илиКг( К фАФМ-сигналов соответственно.1 .На входы К-го обратного преобразователя 8 кода Грея (К=1,2. ,И)поступает один из и столбцов матрицы сигналов в коде Грея с ошибкамиВсе незадержанные матрицы Вк (К==1,2И) подаются (в случае АФМ сигналов) на входы селектора 14( типасигнала, на двух единичных выходах которого вырабатывается одна из двух разрядных кодовых посылок: либо 00 для типа 1, либо 01 для типа 2, либо 45 1 О для типа 3, Эта посылка одновременно с задержанными матрицами В (К = = 0,1,2Н) обрабатывается в блоке 12( коррекции, на выходах которого образуются частично исправленные мат РИЦЫ В (К = 1 а 2 а а аа И) ЧИСЛО КотоРЫХстановится на единицу меньше 1=1,Ь,1, и,К = 1, И. д=1, Ь, - 1, и,К = 1, И,- ( к)Вк 55 На выходах К-го преобразователя 8образуется матрица Вк (аналогичная К=1,Затем эта матрицаи но дополнительная матрицаДалее эти операции повторяются впоследующих ступенях 9 декодирования9шением объема информации, задерживаемой в блоках 10 памяти и обрабатываемой в блоках 12 Х коррекции. Восстановленные исходные матрицы А х поступают на соответствующие выходы 17 кодека.Для И/2 двумерных сигналов ФМ или ЛФМ по заданному вектору разбиений Ь = (Ь Ь Ь ) можно построить 10 цепочку из И разбиений. На 1-м шаге сигнал разбивается на 2 " подмножеств, для которых минимальное евклидово расстояние д на 1-м шаге определяется выражениями 15 14085; , ехреГ 1-1 п40В известном устройстве вектор разбиений имеет вид Оценивая эффективность кодека двоичных блочных кодов по параметрам обобщенного каскадного кода, а именно по его расстоянию Ри удельной скорости К, получаем для конкретного примера сигналов ЛФМ при И = 24, М=450 Ь=(2,2) Ь (4) Ь (1 1 1 1) известноеустройство;П =4/15 и =4/15 Р = 4/15; К=35/24 К=31/24 К=31/24; откуда. видно, что даже при небольшойразмерности МПС (всего 24) может бытьполучен значительный выигрыш по скодля ФМ;203 ехр (;5 Ьу)ь, (АФМ) = - для АФМехр М - 1йХгде обозначено ехр(х) = 2Выберем И внешних кодов (Ь;и, К; 25 ф;), 1 = 1,2,.И, и на базе вложенных подмножеств сигналов с расстоянием ь; и указанных кодов построим обобщенный каскадный код, в котором первые используются в качестве внутренних сигналов, а вторые - в качест-ве внешних сигналов. Для такого кодаквадрат минимального евклидова расстояния дается выражениями 32 Орости (ь К = 35/24 - 31/24 = 1/6) . Эти расчеты подтверждаются результатами моделирования описанных процессов на ЭВМ, которые показывают, что сравнительно с известным устройством выигрыш по скорости составляет 1-1,5 дБ, а по отношению энергия сигнала/энергия шума 1-2 дБ.Таким образом, кодек двоичных блочных кодов обеспечивает значительное увеличение удельной скорости передачи многопозиционных сигналов при заданной иэбьггочности кодирования (или повышение помехозащищенности таких сигналов и помехоустойчивости кодека при заданной скорости передачи). Формула изобретения1. Кодек двоичных блочных кодов, содержащий на передающей стороне И блоков кодирования (И - число одновременно кодируемых блоков информации), информационные входы которых являются соответствующими информационными входами кодека, выходы передающей стороны соединены с информационными входами канала связи, выходы которого подключены к информационным входам приемной стороны,состоящей из И ступеней декодирования, -я ступень декодирования (х=1,И) содержит блок памяти, блок коррекции, блок сравнения и блок декодирования, выходы которого подключены к первым входам блока сравнения и первым уп-равляющим входам блока, коррекции,пер" вые выходы блока памяти д-й ступени декодирования соединены с первыми информационными входами блока коррекции -й ступени декодирования, вторые выходы блока памяти 1-й ступени декодирования подключены к вторым информационным входам блока коррекции и вторым входам блока сравнения д-й ступени декодирования, третьи - (М-д+2)-го выходы блока памяти -й ступени декодирования соединены с одноименными входами блока коррекции 1-й ступени деко. дирования, И-я ступень декодирования содержит блок памяти, блок сравнения и блок декодирования, выходы которого и выходы блока памяти соединены соответственно с первыми и вторыми входами блока сравнения, первые выходы блока коррекции ь-й ступени декодирования, кроме (Б)-й,ступени соединены с первыми информационными входами блока памяти (+)-й ступени декоди11 14085 рования, вторые выходы блока коррекции -й ступени декодирования, кроме (И)-й, подключены к вторым информационным входам блока памяти и информационным входам блока декодирования5 (+1)-й ступени декодирования, третьи- (И-+1)-е выходы блока коррекции д-й ступени декодирования, кроме (И)-й, соединены с одноименными информационными входами блока памяти (д+1) -й ступени декодирования, выходы. блока коррекции (И)-,й ступени декодирования подключены к информационным входам блока памяти и блока деко дирования И-й ступени декодирования, первые информационные входы блока памяти первой ступени декодирования являются первыми информационными входами приемной стороны, вторые информационные входы блока памяти первой ступени декодирования объединены с информационными входами блока декодирования первой ступени декодирования, тактовые входы блоков памяти 25 всех ступеней декодирования объединены с тактовым входом канала связи, выходы блоков сравнения первой - К-й ступеней декодирования являются одноименными выходами кодека, о тл и - ч а ю щ и й с я тем, что, с целью повьппения скорости передачи многопозиционных сигналов при заданной помехоустойчивости, на передающей стороне введены преобразователи в код Грея и блок синхронизации, К-й выход синхро 35 низации и К-е выходы управления, которого (К=1,М) подключены соответственно к тактовому и управляющим входам К-го блока кодирования, выходы которого соединены с входами К-го преобразователя в код Грея, выходы первого - И-го преобразователей в код Грея являются соответствующими выхо-. дами передающей стороны, на приемной стбдоне введены И обратных преобразо 45 вателей кода Грея, синхронизатор и в каждой ступени декодирования, кроме Б-й, селектор типа сигнала, выходы которого соединены с вторыми управляющими входами блока коррекции данной ступени декодирования, выходы К-го обратного преобразователя кода Грея подключены к (К+1)-м информационным входам блока памяти и К-ым входам селектора типа сигнала первой ступени 55 декодирования, первые - (И-.+1)-е входы селектора типа сигнала -й ступени декодирования подключены соот 32 12ветственно к вторым - (И-+2)-и выходам (г.-1)-й ступени декодирования, тактовый выход синхронизатора подключен к объединенным тактовым входам блоков памяти, К-й выход синхронизации и К-е выходы управления синхронизатора соединены соответственно с тактовым и управляющими входами блока декодирования К-й ступени декодирования, выходы К-го обратного преобразователя кода Грея являются (К+1)-ми информационными входами приемной стороны, вход синхронизатора является тактовым входом приемной стороны.2. Кодек по п,1, о т л и ч а ю - щ и й с я тем, что блок кодирования выполнен на кодере, коммутаторе и мультиплексоре, выход которого соединен с информационным входом кодера, выход которого соединен с информационным входом коммутатора, управляющие входы которого объединены с соответствующими управляющими входами мультиплексора и являются управляющими входами блока, информационные входы мультиплексора, тактовый вход кодера и выходы коммутатора являются соответственно информационными и тактовым входами и выходами блока.3. Кодек двоичных блочных кодов, по п.1,о т л и ч а ю щ и й с я тем, что блок декодирования выполнен на декодере, коммутаторе и мультиплексоре, выход которого соединен с информационным входом декодера, выход которого соединен с информационным входом коммутатора, управляющие входы которого объединены с соответствующими управляющими входами мультиплексора и являются управляющими входами блока, информационные входы мультиплексора, тактовый вход декодера и выходы коммутатора являются соответственно информационными и тактовым входами и выходами блока.,4. Кодек по п.1, о т л и ч а ю - щ и й с я тем, что синхронизатор выполнен на умножителях частоты, счетчиках и генераторе тактовых импульсов, выход которого подключен к входам первого - И-го умножителей частоты и является тактовым выходом синхро. низатора, выход К-го умножителя частоты подключен к входу К-го счетчика и является К-м выходом синхронизации синхронизатора, выходы К-го счетчика являются К-ми выходами управления синхронизатора, вход генератора тактовых1импульсов является входом синхронизатора.5. Кодек по п,1, о т л и ч а ю - щ и й с я тем, что, с целью согласо 5 вания кодека с многопозиционными сигналами с фазовой модуляцией, канал связи выполнен на аналого-цифровом преобразователе и соединенных последовательно цифроаналоговом преобраэо вателе, фазовом модуляторе, линии свя. зи и фазовом демодуляторе, выходы которого соединены с информационными входами аналого-цифрового преобразователя, информационные входы цифроанаб логового преобразователя, тактовый вход и выходы аналого-цифрового преобразователя являются соответственно информационными и тактовым входами и выходами канала связи. 20 6. Кодек по п.1, о т л и ч а ю - щ и й с я тем, что, с целью согласования кодека с многопозиционными сигналами с амплитудно-Фаэовой модуля Б цией, канал связи выполнен на амплитудных модуляторах, амплитудных демодуляторах, соединенных последовательно сумматоре и линии связи, фаэовращателях, аналого-цифровых преобразователях и на первом и втором цифроаналоговых преобразователях, выходыкоторых подключены к входам одноименных амплитудных модуляторов, выходыкоторых соответственно непосредственнои через первый фаэовращатель подключены к соответствующим входам сумматора, выход линии связи подключен непосредственно и через второй фазовращатель к входам соответственно первого и второго амплитудных демодуляторов, выходы которых соединены с инФормационными входами одноименныханалого-цифровых преобразователей,тактовые входы которых объединены иявляются тактовым входом канала связи, информационные входы цифроаналоговых.и выходы аналого-цифровых преобразователей являются соответственноинформационными входами и выходамиканала связи,