Обнаружитель комбинаций двоичных сигналов

СОЮЗ СОВКтСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИН 1 НО ЗОБРЕТЕНИЯ ПИ АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССР У 1319327, 15.05.87.(54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИЙ ДВОИЧНЫХ СИГНАЛОВ(57) Изобретение относится к электро связи и м.б. использовано в приемных уст-вах для обнаружения сигналов при неизвестном моменте их прихода, Цель изобретения - повышение точности путем уменьшения времени задержки выходного сигнала по отношению к так гналу. Обнаружите сдвига информаци И, переключатель й, Для достижения ронный многоканал ь содерж блок 3 4 кодовтовому срегистрэлементокомбинац цели ввеный комдены с УДАРственный КОмитИЗОЮВ 1:ИИЯМ И ОтИЕЫт.80453621 А 1 мутатор 2 и синхронный блок 5 сравнения, Синхронный многоканальный коммутатор 2 содержит Н каналов пропускания, управляемых с первых выходов переключателя 4 и хронируемых тактовым сигналом. Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позволяет исключить последовательное накопление задержки н нарушение синхронности между выходным и тактовым сигналами.1 ил.Изобретение относится к электросвязи и может быть испсль 1 овано вприемных устройствах для обнаружениясигналов при неизвестном моменте ихприхода,Целью изобретенкя является повышение точности путем уменьшения времени задержки выходного сигнала поотношению к тактовому сигналу,На чертеже представлена структурная электрическая схема обнаружителякомбинации двоичных сигналовОбнаружитель содержит регистр 1сдвига информации, синхронный многоканальный коммутатор 2, блок 3 элементов И, переключатель 4 кодов комбинаций и синхронный блок 5 сравнения.Обнаружитель комбинаций двоичныхсигналов работает следующим образом.Двоичный сигнал с уровнем логичес -кого "0" или "1" поступает на входрегистра 1, служащего для преобразования последовательного двоичного 25кода в параллельный, На вход синхронизации регистра 1 поступает тактовыйсигнал, вырабатываемый устройствомвыделения тактовой частоты не показано), С выходов регистра 1 двоич Оный сигнал в.параллельном двоичномкоде поступает на первые соответствующие входы синхронного многоканального коммутатора 2.Синхронный многоканальный коммута 35тор 2 содержит Н каналов пропускания,управляемых с первых вьжодов пере -ключателя 4 и хронируемых тактовымсигналом.Сигналы управления с первых выхо Одов переключателя 4 служат для исключения из анализа бит,с 1 воичной комбинации, логические состояния которых не определены (бит служебной инфор - ,мации), Положение этих бит в двоичной 45 комбинации может изменяться по заданной программе и задается логическим 1 О с соответствующего разряда переключателя 4, при этом на выходе соответствующего данному Разряду кана лу пропускания устанавливается состояние логического "О" независимо оттого, как меняется логическое состояние бит служебной информации в обнаруживаемой двоичной комбинации. На55 остальных первых выходах устанавливается сос.тояние логической "1".Двоичные сигналы с выходов синхронного многоканального коммутатора 2 поступают на входы разрядной синхронного блока 5,Потенциалы логического "0" или11 , определяющие в ид о бн а ружив аемо йкомбинации, с первых выходов переключателя 4 поступают на вторые входы соответствующих элементов И блока 3. На их первые входы поступаютпотенциалы О или "1" со вторых выходов переключателя 4. Положениеслужебного бита определяется потенциалом логического О" на первом входеэлемента И соответствующего разряда.Вщ обнаруживаемой комбинации можетизменяться по заданной программе. Свыхода блока 3 логические потенциалыобнаруживаемой двоичной комбинациипоступают на вторые входы соответствующих разрядов синхронного блока 5.При равенстве двоичных чисел на первых и вторых входах синхронного блока 5 (совпадении двоичных комбинаций)на его выходе по фронту тактовогосигнала устанавливается потенциаллогической "1", При сдвиге двоичнойинформации на один разряд равенствонарушается и на выходе синхронногоблока 5 вновь устанавливается потенциал логического 01. Таким образом,на выходе обнаружителя комбинацийдвоичных сигналов формируется импульссовпадения длительностью в один тактовый интервал, определяющий положение и вид обнаруживаемой комбинации в потоке двоичной информации. Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позволяет исключить последовательное накопление задержки и нарушение синхронности между выходным и тактовым сигналами,Формула изобретенияОбнаружитель комбинаций двоичных сигчалов, содержащий регистр сдвига информации, переключатель кодов комбинаций и блок элементов И, первые 11 входов которого подключены к соответствующим первым Н выходам переключателя кодов комбинаций, вторые И выходов которого подключены к соответствующим вторым И входам блока элементов И, о т л и ч а ю щ и й с я тем, что, с целью повышения точности путем уменьшения времени задержки выходного сигнала по отношению к тактовому сигналу, введены синхронный45362 Составитель В. НевцовРедактор Г, Волкова Техред Л,Олийнык Корректор И, Муска Заказ 7303/56 Тираж 627 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 многоканальный коммутатор и синхронный блок сравнения, первые И входовкоторого подключены к И выходам синхронного многоканального коммутатора,М информационных входов которого подключены к М выходам регистра сдвигаинформации, тактовый вход которогообъединен с тактовыми входами синхронного многоканального коммутатораи синхронного блока сравнения, вторые Б входов которого подключены кБ выходам блока элементов И, а вторые К выходов переключателя кодовкомбинаций подключены к И управляющим входам синхронного многоканального коммутатора.