Устройство для сравнения двоичных чисел

(57)ке ибыть РАВНЕНИЯ ДВОИЧ СТРОИСТВОСЕЛзобретениеычислительспользован к авто относитсой .техникв много може ессорных ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ(21) 413 (22) 20, (46) 15. (71) Инс АН БССР (72) М.М (53) 681 (56.) Авт У 48303 ЭВМ при реализации технических средстдоступа процессоров и вводно-выводныхустройств к разделяемым ресурсам (общим шинам ВВУ), а также при созданииаппаратных средств обработки статистической информации. Целью изобретенияявляется повышение быстродействияустройства для сравнения двоичных чи.сел. Устройство содержит регистры 1,элементы ИСКЛ 10 ЧАВЗЩЕЕ ИЛИ 2 элементыИ-НЕ 3, элементы ИЛИ-НЕ 4, элементыИЛИ 5, элемент И 6. Устройство обеспечивает совмещенный анализ одноименныхразрядов сравниваемых чисел с формированием сигналов управления режимомкольцевых регистров сдвига каналов.1 ил.Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано в многопроцессорных ЭВМпри реализации технических средствдоступа процессоров и вводно"выводных5устройств к разделяемым ресурсам (общим шинам ВВУ)а также при созданииаппаратных средств обработки статистической информации.0Цель изобретения - повьппение быстродействия устройства,На чертеже представ. лена функциональная схема предлагаемого устройства, 5Устройство содержит регистры 1,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, элементыИ-НЕ 3, элементы ИЛИ-НЕ 4, элементыИЛИ 5, элемент И 6, вход 7 задания режима устройства, вход 8 сравниваемыхдвоичных чисел, информационные выходы9 устройства, выход 1 О индикации, тактовый вход 11 вход 12 задания режима.устройство работает следующим 25образом.Перед началом работы в кольцевыерегистры 1 сдвига со входов 8 устройства заносятся исходные двоичные числа, подлежащие сравнению, При поискемаксимального числа на вход 7 заданиярежима устройства подается уровеньлог,"О", а при поиске минимальногочисла - уровень лог."1",.Устройство находит экстремальное(максимальное или минимальное) число35за ш тактов, где ш - .число разрядоврегистров 1.В течение очередного 1-го такта,где 1 81 шустройство анализирует (ш 1 + 1 )-е разряды сравниваемыхчисел.Рассмотрим режим по:иска максимума,В этом режиме на входе 7 установленнулевой уровень,45Допустим в 1-м такте работы устройства в ш - Х + 1) разрядах сравниваемых двоичных чисел имеются и нули иединицы.В этом случае сигнал со старшеговыхода х-го регистра 1 совпадает ссигналом на выходе -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2. Так как на одном изстарших выходов регистра 1 присутствовал сигнал лог,"1",то на выходе элементаИ-НЕ 3 этого канала будет уровень55лог,"О, который поступит на первыевходы всех элементов ИЛИ-НЕ 4 всехканалов, так как их входы соединены по принципу монтажной логики И. На обоих входах элементов ИЛИ-НЕ 4 кана" лов, в старших разоядах регистров 1 которых имеется сигнал лог."0", будут присутствовать нулевые сигналы, Следовательно на выходах элементовИЛИ-НЕ 4 этих каналов появится сигналлог."1" , который поступает на вход 12 выбора режима работы регистров.Допустим, что в 1-м такте работы выходы всех старших разрядов регистров 1 находятся в состоянии лог,"1" ("0"). Тогда на входы всех элементовИЛИ-НЕ 4 всех каналов поступят разноименные сигналы, т.е, на выходахвсех элементов ИЛИ-НЕ 4 группы будутнулевые уровни сигналов, которые не исключают регистры 1 из дальнейшего анализа.В конце 1-го такта работы на синхровходы управления всех кольцевых регистров сдвига 1 подается тактовый импульс со входа 11, что приводит к циклическому сдвигу разрядов во всех регистрах, на входы 12 которых поступает сигнал лог."0". Те регистры 1,на входах которых присутствовал сигнал лог."1", будут обнулены. Такимобразом, коды в регистрах 1, не являющиеся максимальными, будут сброшены и не будут влиять на последующий анализ.Рассмотрим теперь режим поиска манимального кода. В этом режиме на входе 7 устройства имеется сигнал лог, "1". Если в этом режиме хотя бы в одном из регистров присутствовал код нуля, то на выходе элемента ИЛИ этого канала, а значит, и на выходе 10 устройства установится нулевой сигнал, Этот нулевой сигнал исключает выработку тактовых импульсов на входах (не показано) и говорит о наличии в одном из регистров 1 нулевого кода, Если же ни в одном из регистров 1 не было нулевого кода, то устройство работает аналогично работе при поиске максимума с той лишь разницей, что элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 преобразует сигнал со старшего выхода регистра 1 своего канала в инверсный. В случае . наличия на старших выходах регистров 1 разноименных сигналов, те регистры, в которых были единичные сигналы, бу дут обнулены, Это приведет к появлению лог, "0" на выходе элемента ИЛИ 5 соответствующего канала. Этот нулевой сигнал с выхода ИЛИ 5 поступит на50 первый вход элемента И-.НЕ 3 канала и обеспечит наличие на его выходе единичного сигнала, Таким образом, при поиске минимума данный канал будет5 исключен из дальнейшего анализа, Устройство заканчивает свою работу после подачи ш-го импульса со входа 11. При этом те регистры 1, в которых находи" лись экстремальные числа, сохраняет 1 О их, а остальные будут обпулены (на выходах элементов ИЛИ 5 соответствующих каналов будут лог, "0").Работу предлагаемого устройства проиллюстрируем примером поиска мини мума.Пусть устройство имеет три кольцевых сдвиговых регистра 1, в которых находятся коды Р 1 = 110, Р 2 = 101, РЗ = 100 (старший разряд, расположен ный слева, не записывается в нижйий разряд регистра).В первом такте работы на старших выходах всех регистров 1 присутствуют единичные сигналы. На выходах элемен тов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 присутствуют нулевые сигналы. Так как ни в одном из регистров 1 не было нулевого кода, то на первые входы всех элементов И НЕ 3 группы поступают единичные сигналы. 30 На их вторые входы во всех каналах поступят нулевые сигналы, что приведет к появлению сигнала лог. "1" на первых входах всех элементов ИЛИ-НЕ 4Эти единичные сигналы обеспечат на входах З 5 12 всех регистров сигналы нулевых уровней. Тактовый импульс, пришедший со входа 7, произведет сдвиг кодов. во всех регистрах, Таким образом, во втором такте работы устройства на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 соответственно первого, второго и третьего каналов поступят логические входе 7 устройства сигнала лог."1" 45 обеспечит на выходах этих элементов соответственно логических сигналов "0", "1" и . Эти сигналы вызовут появление одноименных сигналов на входах второго и третьего элементов ИЛИ-НЕ 4 и разноименных на входах первого элемента ИЛИ НЕ 4. Поэтому единичныи сигнал сформируется только, на выходе первого элемента ИЛИ-НЕ 4 группы и поступит на вход 12 первого регистра 1После поступления. второго тактового импульса будет произведен сдвиг. Следовательно, на первый вход элемента И-НЕ 3 первого канала поступит сигнал лог."0", который исключитсодержимое регистра 1 из дальнейшегоанализа. Во втором и третьем каналахна первые входы элементов ИСКЛЮЧАЮЩЕЕИЛИ 2 поступят соответственно единич"ный и нулевой сигналы. Это приведетк появлению на выходе третьего элемента И-НЕ 3 сигнала лог,"Оп, которыйсогласно связи по принципу монтажнойлогики И с выходами всех элементовИ-НЕ 3 вызовет появление лог."0" напервых входах всех элементов ИЛИ-НЕ4 группы. На их вторые входы поступятсоответственно единичный, единичныйи нулевой сигналы. Поэтому толькона выходе третьего элемента ИЛИ-НЕ 4будет нулевой сигнал. Следовательно,на входы 12 регистров 1 каналов поступят соответственно, единичный, единичный и нулевой сигналы. После приходатретьего тактового импульса по входу 7устройства значения первого и второгорегистров будут обнулены, а значениекода 100 третьего регистра 1 послесдвига поступит на выходы 9 в третьемканале. Таким образом, код 100 извсех кодов, поступивших на входы 8устройства, является минимальным. Формула изобретенияУстройство для сравнения двоичных чисел, содержащее и кольцевых регистров сдвига, где и - число сравниваемых чисел, и элементов ИЛИ, многовходовый элемент И, и элементов И-НЕ, причем входы сравниваемыхчисел устройства соединены с информационными входами соответствующих кольцевых регистров сдвига, синхровходы всех кольцевых регистров сдвига подключены к тактовому входу устройства, выходы разрядов -го ( = 1,2,.,и) кольцевого регистра сдвига подключены к входам -го элемента ИЛИ и являются информационными выходами устройства, выходы элементов ИЛИ подключены к входам многовходового элемента И, выход которого является выходом инди, кации устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия в него введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и и элементов ИЛИ-НЕ, причем выход старшего разряда х-го кольцевого регистра сдвига подключен к первому входу -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогосоединен с входом задания режима устройства, а выход - с первьки входамиСоставитель Е.ИвановаРедактор А.Долинич Техред Л,Сердюкова Корректор Л.Патай Заказ 3480/44 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"35, Раушская наб., д. 4/5е щ и еПроизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 х-х элементов И-НЕ и ИЛИ-НЕ, выходь-го элемента ИЛИ соединен с вторымвходом -го элемента И-НЕ, выходкоторого подключен к вторым входам всех элементов ИЛИ-НЕ, выход х-гоэлемента ИЛИ-НЕ соединен с входомуправления режимом х-го кольцевогорегистра сдвига.