Устройство для умножения двоичных чисел

(54) УСТРОЙСТВНЫХ ЧИСЕЛ НОЖЕНИЯ ДВОИЧ я к арифмеовых вычисет вычислятьел в послеи пр ведения двоич ельном коде п о ри по тел ей едоват ель Целью изо ном приеме сомн ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ(53) 68 1.325(088,8) Изобретение относит ским устройствам цийрельных машин и позвол ретения является повышение быстродействия при задании сомножителейпоследовательным кодом. Устройстводля умножения двоичных чисел содержит регистр 1 множимого и регистр 2множителя, в которые в последовательном коде вдвигаются сомножители, элементы И 4, 3 гервой и второй групп,Формирующие последовательности коньюнкций с весовыми Функциями 2 2К+(9 У2соответственно, первый ивторой одноразрядные сумматоры б и 5и регистры 7 группы, которые суммируют в каждом такте конъюнкции, имеющие одинаковые весовые Функции соответственно с нечетными и четнымизначениями степени 1 с = О,Коммутатор 8 подкпючает на выход устройства разряды произведения с выхода суммы второго и первого сумматоров 5 и б в первых и вторых полови-:нах тактов соответственно. 2 ил.Изобретение относится к вычисли тельной технике и может быть использовано в ЭБМ для выполнения арифметических действий.Целью изобретения является повышение быстродействия при задании сомножителей последовательным кодом.На Фиг. 1 представлена схема устройства для умножения двоичных чисел; 1 рна Фиг, 2 - временная диаграмма работы устройства для умножения двоичныхУстройство (Фиг, 1) содержит регистр 1 множимого, регистр 2 множителя, вторую группу элементов И 3-1,3-2, . . 3-7, первую группу элементов И 4-1 4-2, , 4-8 второй одноразрядщй сумматор 5, первый одноразрядный сумматор б, регистры 7-1 2 ри 7-2 группы, коммутатор 8, вход 9множнмого устройства, вход 10 множителя устройства, вход 11 сброса устройства. тактовый вход 12 устройстваи выход 13 устройства, 25Устройство (Фиг. 1) работает следующим образом,На тактовый вход 12 устройства по"ступают синхроимпульсы (СИ) типамеандр актирующие работу устрой Пства.На входы 9 и 10 множимого и множителя устройства с частотой следования СИ поступают в последовательномкоде разряды, начиная с первого, младщего множимого и множителя соответственно,На вход 11 сброса устройства поступает импульс, сопровождающий сомножители. Этот импульс сбрасывает в ноль регистры 1 и 2 множимого и множителя, а также регистры 7-1 и 7-2 группы.Под действием СИ, поступающих на входы управления сдвигом регистров 1 и 2 множимого и множителя, разряды множимого и множителя продвигаются в каждом такте в регистрах 1 и 2 на одну позицию в сторону старших разрядов. При этом на выходах разрядов регистров 1 и 2 множимого и множителя Формируются последовательности раз рядов множимого и множителя в соответствии с временными диаграммами фиг. 2),Числа, укаэанные на временных диаграммах выходов разрядов регистров 1 и 2, означают номера разрядовмножимого и множителя.Под действием указанных последовательностей разрядов множимого имножителя на выходах элементов И 4и 3 первой и второй групп Формируются последовательности конъюнкций,отображенных на соответствующих временных диаграммах двуразрядными кодами, первый и второй разряды которых являются соответственно разрядами множимого и множителя, перемножаемьжи на элементах И групп.При этом на выходах элементовИ 3-1, 3-2, , 3- второй группыФормируются конъюнкции с весовымиФункциями 2, 2, 2 ф.2а навыходах элементов И 4-1, 4-2,4-8 первой группы Формируются конъюн"кпчи с весовыми Функцияьщ 2 , 2зЮс .12 р сеу 2 у 1 с - Оу 1 р 2 ефо оНа втором одноразрядном сумматоре 5 складываются конъюнкции, имеющие одинаковые в такте весовые Функции с четным значением 1, а такжесигналы с выходов четных разрядовпереносов сумматора 5, задержанныена регистрах 7 группы, и сигналы свыходов нечетных разрядов переносовсумматора б, задержанные на регистрах 7 группы,На первом одноразрядном сумматоре 6складываются конъюнкции, имеющие одинаковые в такте весовые Функции с нечетным значением 1, а также сигнал свыхода первого разряда переноса сумматора 5, сигналы с выходов нечетныхразрядов переносов сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора б, задержанные на регистрах группы 7,Сигналы с выходов суммы второгои первого одноразрядных сумматоров 5и б поступают соответственно на первый и второй информационные входыкоммутатора 8, который под действиемСИ подключает указанные сигналы навыход 13 устройства соответственнов первых и вторых половинах тактов,Таким образом, с выхода 13 устройства с удвоенной частотой следованияСИ снимается последовательный кодпроизведения, причем в первых и вторых половинах тактов вырабатываютсяразряды произведения, имеющие весо,вые Функции с четными и нечетнымизначениями Е (значения весовых функ з 143957 пий указаны на временной диаграмме, вых. 13) .Для предлагаемого устройства начало выдачи произведения отстоит от импульса сопровождения сомножителей5 на пять тактов, а конец выдачи - на тринадцать тактов, Дополнительный положительный эффект по сравнению с известным устройством состоит в сокращении аппаратурных затрат и повышении производительности.Формула и з обретения Устройство для умножения двоичных чисел, содержащее регистр множимого, регистр множителя, две группы элементов И, два одноразрядьыс сумматора и группу регистров, причем вход пер,вого разряда регистра множимого и 20 вход первого разряда регистра множителя подключены к входам множимого и множителя устройства соответственно, вход управления сдвигом регистра множителя объединен.с входами записи 25 регистров группы и с входом управления сдвигом регистра множимого и подключен к тактовому входу устройства, первые входы элементов И первой группы соединены с выходами соответству- ЗО ющих разрядов регистра множителя, выходы разрядов, кроме младшего, регист. ра множимого соединены соответственно с первыми входами элементов И второй группы у выходы элем нтов И первой 3 группы соединены с входамИ соответствующих слагаемых первого одноразрядного сумматора, выходы элементов И второй группы соединены с входами со" ответствующих слагаемых второго одно О разрядного сумматора, выход первого разряда переноса которого соединен с входом девятого слагаемого первого одноразрядного сумматора, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия при заданиисомножителей последовательным кодом,оно содеряжт коммутатор, причем второй вход 1-го элемента И первой группы соединен с выходом (9-)-го разряда регистра множимого (х = 1-8), второй вход 1 го элемента И второй группы соединен с выходом (9-)-го разряда регистра множителя Ц = 1-7), входы сброса регистров множимого и множителя, а также входы сброса регистров группы объединены между собой иподключены к входу сброса устройства,управляющий вход коммутатора соединен с тактовым входом устройства, выход которого соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно, с выходами суммы второго ипервого одноразрядньж сумматоров, выходы третьего, второго и первого разрядов переноса первого одноразрядногосумматора и выходы третьего и второгоразрядов переноса второго одноразрядного сумматора соединены соответственно, с входами разрядов с первого попятый первого регистра группы, выходпервого разряда которого соединен синформационным входом второго регистра группы, выход которого соединенс входом восьмого слагаемого второгоодноразрядного сумматора, входы девятого и десятого слагаемых которогосоединены соответственно с выходамитретьего и пятого разрядов первогорегистра группы, выход четвертого ивторого разрядов которого соединенысоответственно, с входами десятогои одиннадцатого слагаемых первогоодноразрядного сумматора.1439579 йг.й дх. Ф 2 Вх УЬи,Ог фаистВЬи,ЗЗг Фд. Ум 1Вик.Хм/ВикЮ гИВаряг. УамВюк Ю.и Фдх Ю8 Йу г з ч з с х к б 4 .г б вькалаф ВАМИ йаЮ 2 ВыхХлг 2 Вмбя Я дМГМг ЮдчЖм 2 Викм 3.7 Вых ЯИЕмхягЛБМИ.г л ю ы чг юг В,.ЮЯ.З В.3-2 Влд-1Вжэм йа,У.7 ВЮЗИ ВылЗИЧ ставитепь А. Клюевхред М.Ходанич Корректор О. Кравцов Редактор А. Ворович Заказ 6078 70 чрственно Тираж НИИПИ Госу по делам 35, Москва