Устройство циклового фазирования аппаратуры передачи двоичных сигналов

Номер патента: 1415449

Авторы: Данилов, Жапов, Паниткин, Петрунин

ZIP архив

Текст

(51) 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВУ АВТОРСКОМУ С ции.вания блок 5 введен тробпро ен хрокоибин ции через ра блока памяти с чи тыв аемь тоянияПри э ЗИРОВЧНЫХ ои счет о го син ик 7робита,яние определяет но а счетчик 9 о между каждыми ер иско считыва т расст седними техникеии. Цель вуия ции. элеме тами синхрони ема сра кциональечения дает сигнал о равенств нии считан цр ска четчика 9 и двоичного числа,ого иэ блока памяти для данно еравно- омбинасинхробита. 1 ил СУДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,В.Паниткин,рунин8. 8)етельство СССР7/08, 1982,(54) УСТРОЙСТВО ЦИКЛОВОГО ФНИЯ АППАРАТУРЫ ПЕРЕДАЧИ ДВОНАЛОВ(57) Изобретение относитсяпередачи дискретной информаизобретения - расширение фунных возможностей путем обесциклового фазирования примерно распределенной синхро Устр-во содержит бл 1, блок сравнения блок памяти 6,ы ключ 3, триггер и дополнительный бл о время работы проис е поступающих с вход алов с элементами си20 Насбретение о.:ится к техникепередачи дискретной информации, аименно к устройствам синхронизации поциклам передающей и приемной частейаппаратуры передачи двоичных сигнапов при использовании распределеннойсинхрокомбинации.Цель изобретения - расширение функциональных возможностей путем обеспечения циклоного фазиронания принеравномерно распределенной синхрокомбинации.На чертеже приведена структурнаяэлектрическая схема устройства, 15Устройство циклоного фазированиясодержит блок 1 стробирования, блок2 сравнения, ключ 3, триггер 4, решающий блок 5, блок Ь памяти, первый счетчик 7, дополнительный блок 8сравнения и второй счетчик 9.Устройство работает следующим образом.Перед началом работы в блок 6 памяти заносятся исходные данные, сос тоящие из двоичного кода расстояния между каждьми двумя соседними символами синхрокомбинации, признака конца цикла, после которого порядок распределения символов и сами символы синх рокомбинации повторяются, кроме того, первый и второй счетчики 7 и 9 и триггер 4 обнуляются (цепи начальной установки и занесения информации в память на схеме нг показаны), Таким образом, счетный вход второго счетчика 9 закрыт, иэ блока 6 памяги на вход дополнительного блока 8 сравнения поступает первое управляющее слово, которое обозначает расстояние между первым и вторым синхробитами в двоичном коде, кроме того, закрыт ключ 3 и счетный вход первого счетчика 7.Приходящие на вход символы строби руются н блоке 1 стробирования и поступают далее в блок 2 сравнения. На адресный вход блока 6 памяти заведен выход первого счетчика 7, показания которого обозначают номер символа50 синхрокомбинации, подлежащего сравнению с пос гупиншим символом на входе. Считанный из оперативной памяти сиь нол этапнн го синхрокода, через вто рой выход слока Ь памяти поступает55 на второй нхоц блока 2 сравнения. Как только сннхробит совпадает с входным символом, триггер 4 по сигналу иэ блока " сравнения устананлинается н единичное состояние, и на счетномнхоцг второго счетчика 9 появляетсяразрешение. Каждый последующий входной символ увеличивает показаниявторого счетчика 9 на единицу до техпор, пока его показания не сравнятсяс двоичным числом, поступающим иэблока 6 памяти . Когда укаэанноесравнение произойдет, триггер 4 сбрасывается, счетный нход второго счетчика 9 закрывается, ключ 3 открывается, а показания первого счетчика 7увеличиваются на единицу,Считанный иэ блока 6 памяти новыйсимвол эталонного синхрокода поступает в блок 2 сравнения, в которомпроисходит сравнение входного символас очередным синхробитом. Если указанные символы равны, то появившийсясигнал на выходе блока 2 сравнения,пройдя через ключ 3, обнуляет показания второго счетчика 9 и, кроме того,поступает в решающий блок 5, н котором происходит накопление совпаденийвходных символов с синхробитами ипринятие решения о вхождении в синхрониэм с входным потоком информации.В случае несравнения в блоке 2 сравнения входного символа с очереднымсинхробитом решающий блок 5 сбрасывает ранее накопленное количествосовпадений и начинает подсчет с нуля,при этом ключ 3 остается открытым, ав блоке 2 сравнения происходит сравнение следующего входного символа ссинхробитом, на котором произошло несравнение. После появления входногосимвола, равного проверяемому синхробиту, триггер 4 снова взнодится, иэблока 6 памяти считынается очередноеуправляющее слово, содержащее двоичное число, указывающее расстояние доочередного синхробита и сам синхробит, а описанный процесс повторяется.Если в управляющем слове также присутствует признак конца цикла, первыйсчетчик 7 обнуляется, и блок 2 сравнения переходит к поиску первогосимвола синхрокомбинации.форчула изобретения Устройство циклового фаэирования аппаратуры передачи двоичных сигналон, содержащее блок памяти, решающий блок, выход которого является выходом устройства, и последовательно соединенные блок стробиронания, вход которого является входом устройЗаказ 3888/56 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Иосква, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3 141 ства, и блок сравнения, о т л и ч а - ю ш е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения циклового фазирования при неравномерно распределенной синхрокомбинации, введены триггер, первый счетчик, ключ и последовательно соединенные второй счетчик и дополнительный блок сравнения, второй вход которого объединен с входом сброса первого счетчика и первьи выходом блока памяти, адресный вход которого соединен с выходом первого счетчика, а второй выход блока памяти соединен с вторым входом блока 54494сравнения, выход которого соединен с установочнью входом триггера и информационным входом ключа, выход которого соединен с входом решающего блока и входом сброса второго счетчика, тактовый вход которого соединен с тактовым входом блока стробирования и является тактовым входом устройства, счетный вход второго счетчика соединен с выходом триггера, вход сброса которого соединен с управляющим входом ключа, счетным входом первого счетчика, вторым вхоцом решакще 1 ч шо блока и выходом дополнительногоблока сравнения.

Смотреть

Заявка

4149423, 20.11.1986

ПРЕДПРИЯТИЕ ПЯ А-3821

ДАНИЛОВ ВЛАДИМИР НИКОЛАЕВИЧ, ПАНИТКИН ДМИТРИЙ ВИТАЛЬЕВИЧ, ЖАПОВ ВЛАДИМИР ЦОКТОВИЧ, ПЕТРУНИН АНАТОЛИЙ НИКОЛАЕВИЧ

МПК / Метки

МПК: H04L 7/08

Метки: аппаратуры, двоичных, передачи, сигналов, фазирования, циклового

Опубликовано: 07.08.1988

Код ссылки

<a href="https://patents.su/3-1415449-ustrojjstvo-ciklovogo-fazirovaniya-apparatury-peredachi-dvoichnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство циклового фазирования аппаратуры передачи двоичных сигналов</a>

Похожие патенты