Устройство для возведения в квадрат -разрядных двоичных чисел
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 4 с 06 г 7/5 ВЕННЫЙ НОМИТЕТ ССИЗОБРЕТЕНИЙ И ОТНРЫ ГО ПО 3 ЖШМУ,"ПАТЕЧТЕЗ Е ь. .3 И Литвиненко,.И.Труш(71) Институт проблем моделированияв энергетике АН УССР(56) Авторское свидетельство СССРВ 699521 кл. С 06 Р 7/552, 1978. 0 1441393(57) Изобретение относится к областицифровой вычислительной техники иможет быть использовано в самых различных областях народного хозяйства.Цель изобретения - повышение надежности, Устройство содержит сумматоры1 по модулю два, элементы И 2, одноразрядные сумматоры 3. Надежность,устройства повышается бпагодаря непрерывному контролю правильностивыполнения операции. 1 ил.1441393 Тираж 704 Цодписиое Изобретение относится к циФровымвычислительным машинам, в частностик устройствам для выполнения математических операций в двоичном представлении, может быть использовано вспециализированных вычислительныхмашинах, конкретно в устройстве, определяющем энергетические характеристики биопотенциалов, и является до рполнительным к авт.св, У 699521,Цель изобретения - повышение надежности за счет непрерывного контроля правильности выполнения операции.На чертеже представлена Функциональная схема устройства.Устройство содержит сумматоры 1по модулю два, элементы И 2, одноразрядные сумматоры 3.Работу устройства можно описать 2 рисходя из того, что для квадраторасправедливо следующее соотношениеи -1(Х,)(1+ (Х= (Р)+1(8),(1)а 1-1 25где Х; - разряды числа, возводимогов квадрат;Б(Р)- число единиц переносов всхеме квадратора,М(Б)- число единиц результата, ЗОУстройство производит возведениев квадрат двоичных чисел и результирует свертку правой и левой частейсоотношения (1) по шос 12, При этомна первые входы сумматоров 1(1)-(и 1) по модулю два устройства поступают значения разрядов числа, возводимого в квадрат, на второй вход сумматора 1(1) поступает 1, С помощьюсумматора 1(2 п) выполняется Функ рия сравнения, на первый вход данного сумматора поступает свертка пошод 2 левой части соотношения (1), навторой вход - свертка по шой 2 правойчасти. соотношения (1), а с выхода сум матора 1(2 п) снимается результатсравнения. При равенстве указанныхсумм по шо 42 на выходе устройства появится О, при наличии сбоя 50Формула изобретения Устройство для возведения в квад,рат и-разрядных двоичных чисел по ВНИИПИ Заказ 6289/52 Произв.-полигр. пр-тие, г. авт,св, Р 699521, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности за счет непрерывного контроля правильности выполнения операции, в него дополнительно введены(и +5 п) иэлементов И и2сумматоров по модулю два, объединенных в две группы, первая из которых содер(и+и) жит (и) а вторая --- - - сумматоУ ров по модулю два, причем первые входы (и)-го сумматора по модулю два первой группы являются входами разрядов соответственно с первого по (и)-й устройства, второй вход первого сумматора по модулю два первой группы соединен с входом задания единицы устройства, выход первого сумматора по модудю два первой группы соединен с втбрым входом второго сумматора по модулю два той же группы и первым входом первого элемента И, второй вход которого является вторым входом устройства, выход первого элемента И соединен с вторым входом и-го сумматора по модулю два первой группы, первый вход которого подключен к первому входу устройства, выход и-го сумматора по модулю два первой группы соединен с первым входом сумматора цепочки из последовательно соединенных сумматоров по модулю два первой группы, начиная с (1+и)-го по (2 п)-й, вторые входы которых соединены соответственно с выходами элементов И, начиная с второго по (п)-й, первый вход (2 п)- го сумматора по модулю два первой группы соединен с выходом (2 п)го сумматора по модулю два той же групи +и пыа второй вход - с выходом ( -- ).л 2 го сумматора по модулю два цепочки сумматоров по модулю два второй группы, вторые входы сумматоров по модулю два второй группы соединены с выходами устройства и входами переноса всех одноразрядных сумматоров устройства, выход (2 п)-го сумматора по модулю два первой группы является выходом сигнала правильности контроля устройства. Ужгород, ул, Проектная, 4
СмотретьЗаявка
4186278, 26.01.1987
ИНСТИТУТ ПРОБЛЕМ МОДЕЛИРОВАНИЯ В ЭНЕРГЕТИКЕ АН УССР
ГУЛЯЕВ ВАСИЛИЙ АНАТОЛЬЕВИЧ, ЛИТВИНЕНКО ВИТАЛИЙ ВЛАДИМИРОВИЧ, МОХОР ВЛАДИМИР ВЛАДИМИРОВИЧ, ПЛЮЩ ЮРИЙ АЛЕКСЕЕВИЧ, ТРУШ АЛЕКСАНДР ИВАНОВИЧ, ТРЕЙТЯК ЕЛЕНА ВИКТОРОВНА
МПК / Метки
МПК: G06F 7/552
Метки: возведения, двоичных, квадрат, разрядных, чисел
Опубликовано: 30.11.1988
Код ссылки
<a href="https://patents.su/2-1441393-ustrojjstvo-dlya-vozvedeniya-v-kvadrat-razryadnykh-dvoichnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для возведения в квадрат -разрядных двоичных чисел</a>
Адаптивный модуль микропрограммного устройства управления
Номер патента: 1273926
Опубликовано: 30.11.1986
МПК: G06F 9/22
Метки: адаптивный, микропрограммного, модуль, устройства
...микрокоманды определяется постоянной частью кода адреса (немодифи - цируемой частью) и переменной частью (модифицируемым разрядом адреса).Если проверяемое логическое условие выполнено, то модифицируемая часть кода адреса имеет единичное значение, и сформированный таким образом адрес очередной микрокоманды через коммутатор 13 поступает на регистр 3 по тактовому импульсу с выхода генератора 18. Далее модуль функционирует аналогично указанному.Режим передачи управления аналогичному модулю при отсутствии отказа основного блока памяти данного модуля. При выполнении микропрограмм модуль может передать управление аналогичному модулю, Передача управления осуществляется следующим об-. разом. С выхода 6,1 регистра 6 выдает ся код номера...
Устройство для сложения и вычитания чисел по модулю
Номер патента: 1451691
Опубликовано: 15.01.1989
Авторы: Глазин, Журавлев, Краснобаев, Леваков, Панков, Фоменко, Чигасов
МПК: G06F 7/552, G06F 7/72
Метки: вычитания, модулю, сложения, чисел
...во входной регистр 2 и далее на вход дешифратора 3, с выхода которого сигнал, соответствующий значению А в унитарном коде, поступает на первый вход соответствующего ключевого элемента 4 и на соответствующий вход шифратора 5, с выхода которого двоичный код, соответствующий количеству необходимых сдвигов разрядов КРС 14, через открытые элементы И группы 15 и первые входы элементов ИЛИ группы 17 поступает на вход регистра 18 и далее через открытый элемент И 21 и элемент ИЛИ 23 в приемный регистр 24Сигнал с входа 10 запускает генератор 30 импульсов, с выхода которого импульсы через открытые элементы И 11 и 12 поступают соответственно на умножитель 13 частоты и на вход счетчика 26. С выхода умйожителя 13 частоты импульсы, увеличенные в п...
Устройство для вычисления функции корреляции второго порядка
Номер патента: 1460719
Опубликовано: 23.02.1989
МПК: G06G 7/19
Метки: второго, вычисления, корреляции, порядка, функции
...с выхода фазовращателя 8 и квадратурного фазовращателя 9 блоков 5 5 .5, взаимно корреляционного анализа поступают на входы фазового детектора 10 выход 460719 5 10 15 20 25 30 35 40 45 50 55 ной сигнал которого, пропорциональный отклонению ЬР разностной частотыот номинального значения частоты Рнастройки квадратурного фазовращателя 9, поступает через фильтр 11 низких частот на управляющий вход гетеродина 4 Частота гетеродина 4 приэтом изменяется таким образом, чторазностная частота сигнала с выхода смесителя 6 приводится к частотеРц настройки частоточувствительногоквадратурного фазовращателя 2. Приэтом обеспечивается взаимная стабилизация частоты гетеродина второгоприемного канала и частот гетеродинов остальных (и) приемных каналов, а...
Многофункциональный модуль для устройств встроенного контроля
Номер патента: 1529222
Опубликовано: 15.12.1989
Автор: Ярмолик
МПК: G06F 11/25
Метки: встроенного, многофункциональный, модуль, устройств
...С 5 может принимать значение нуля либо единицы. В этом ре жиме для гп=4 схема модуля преобразует ся к следующему эквивалентному виду (фиг. 2). Как видно из фиг. 2, уст ройство представляет собой набор элемен тов памяти, в которые записывается ин формация путем подачи синхронизирующе го импульса на вход устройства 01. Под действием данного сигнала входной вектор х 1 ххзх 4 записывается на элементы пам яти.Режим установки в ноль элементов памяти модуля.Данный режим обеспечивается следующими значениями управляющих сигналов С 2=0, СЗ=О, С 4=1, С 5=Х. Все элементы памяти установятся в нулевое состояние под действием синхроимпульса С 1 (фиг. 3) .Режим хранения.В этом режиме С 2=0, СЗ=О, С 4=1, С 5=Х и при подаче синхроимпульсов на вход 12...
Многофункциональный модуль для устройств встроенного контроля
Номер патента: 1619275
Опубликовано: 07.01.1991
Авторы: Ероховец, Калоша, Качан, Кулинец, Липень, Ярмолик
МПК: G06F 11/00
Метки: встроенного, многофункциональный, модуль, устройств
...1010101010 вш/2 двухразрядных счетчика и т.д,Когда код равен 000 эквивалентнаясхема модуля приведена на фиг.2. Вдвенадцатом режиме схема многофункционального модуля преобразуется всчетчик или счетчики единиц в последовательностях Х 1, 1=1, ш, поступающих на информационные входы модуля.Эквивалентная схема в этом случаепримет вид (фиг.З),В тринадцатом режиме многофункциональный модуль преобразуется в схемуили схемы счетчиков, Фиксирующих количество переходов в анализируемыхпоследовательностях, при этом считаюся переходы из.1 в О.Таким, образом, предлагаемое техническое решение позволяет расширитьФункциональные возможности за счетобеспечения дополнительных режимовсчетчиковых последовательностей ирежимов счета единиц и счета переходов в...
Предыдущий патент: Устройство вычисления функции
Следующий патент: Вычитатель частот с представлением информации в число импульсном коде
Случайный патент: Устройство для контроля каналов тональной частоты