Архив за 1981 год

Номер патента: 860041

Опубликовано: 30.08.1981

Авторы: Бродовский, Моисеев

МПК: G06F 1/02

Метки: генератор, случайных, чисел

...2 игенератора 5 тактовых импульсов, выход которого подключен ко входуэлемента И 6. Другие входы элементаИб соединены с выходами формирователя 2 и регистра 4 сдвига соответственно.Генератор работает следующим образом.При исправной работе фиг.2 а шумовое напряжение от источника 1 шумапоступает на формирователь 2 случайных импульсов. В момент поступлениятактового импульса формирователь 2формирует нуль или единицу. в зависимости от того четное или нечетноеколичество выбросов шумового напряжения поступило на его вход в промежуток времени между двумя тактовымиимпульсами. При этом вероятность появления единиц и нулей на выходе формирователя равна 0,5. Случайныеимпульсы с его выхода через элемент 30НЕ 3 подаются в регистр 4 для...

Номер патента: 860042

Опубликовано: 30.08.1981

Авторы: Нестеренко, Супрун

МПК: G06F 1/04

Метки: сигналов, синхронизации

...блоксхема предлагаемого устройства.Устройство состоит из трех идентичных каналов 1-3, Каждый канал содержит элемент И 4, выход которого образует выход 5 данного канала устройства, мажоритарный элемент б, ОЧ-триггер 7. Вход синхронизации С ОН-триггера 7 соединен с тактовым входом 8 устройства, управляющий Ч-вход - со входом 9 пуска устрой- Я) стна, а информационный О-нход - с информационным входом 10 данного канала устройства, Первый нход элемен,та И 4 соединен с тактоньи входом 8 устройства, второй - с выходом мажоритарного элемента б, один вход которого соединен с выходом ОН-триггера 7своего канала и с входами мажоритарных элементов соседних каналов, адва других - с выходами ОЧ-триггеров 7 и соответствующими входами мажоритарных...

Номер патента: 860043

Опубликовано: 30.08.1981

Автор: Босый

МПК: G06F 3/00

Метки: выбора, информации

...первым входом элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, выход - с третьим входом второго блока памяти.На чертеже представлена блок-схема Предлагаемого устройства.Устройство содержит первый регистр 1, первый блок 2 памяти, второй 15 блок 3 памяти, третий блок 4 памяти, блок 5 сравнения, блок 6 счетчиков, второй регистр 7, первый элемент НЕ 8, первый элемент И 9, счетчик 10, распределитель 11 импульсов, второй щ элемент НЕ 12, третий элемент И 13, шифратор 14, второй элемент И 15, элемент ИЛИ 16, блок 17 синхронизации.Устройство работает следующим образом.Перед началом работы производится загрузка программ предварительного и полного выбора соответственно в первый и третий блоки 2 и 4 памяти.Поток...

Номер патента: 860044

Опубликовано: 30.08.1981

Авторы: Исаенко, Калиничев, Тафель

МПК: G06F 3/04

Метки: канал, мультиплексный

...Через блок 2сопряжения с центральной оперативнойпамятью производится прием в каналадресного слова канала и по нему управляющего слова канала с фиксациейуправляющей информации подканала нарегистре 4 управления. Модификацияадресов ячеек центральной оперативной памяти осуществляется блоком 5,обмен данными с внешними устройствами - через регистр 6 информации. Кодусловия формируется в блоке 1 сопряже -ния с центральным процессором. ПараПлельно с приемом в канал управляющейинформации производятся начальная выборка внешнего устройства по адресу,находящемуся на регистре 3 подканала,обмен с ним служебной информацией ипересылка ему кода команды. Передачавнешнему устройству и прием от него щинформации осуществляются через блок8 сопряжения с...

Номер патента: 860045

Опубликовано: 30.08.1981

Авторы: Гущин, Егоров, Загуменнов, Милешкин, Улитин, Ульянова, Щелоков

МПК: G06F 3/04

Метки: сопряжения

...сигналы от блока 7, посылает в блок 8 сигналы 15 начальной установки регистра адреса. С блока 8 текущий адрес выдаваемой информации поступает в блок б, открытый сигналами из блоков 9 и 4, из которого этот адрес выдается на 20 вход мини-ЭВМ 2. Выдаваемая информация с выхода процессора 1 параллельным кодом принимается блоком 7, открытым сигналом разрешения на передачу с блока 4, с выхода блока 7 5 информация поступает в блок б и далее на информационный вход мини-ЭВМ 2.При записи информации н мини-ЭВМ 2 по произвольньм адресам информация из блока 7 поступает в блок 8 и блок 9. При наличии в передаваемой информации управляющего кода (признака адреса) блок 9 дешифрирует его и выдает в блок 6 сигнал запрета на передачу адреса с блока 8 и...

Номер патента: 860046

Опубликовано: 30.08.1981

Авторы: Брунченко, Бутыльский, Гольденберг, Матюшкин, Поляк, Сотников

МПК: G06F 3/04

Метки: временным, делением, каналов, сопряжения, частотным

...которых соединены с соответствующими входами сумматора, и М групп регистров, причем вход первого умножителя на константу группы подключен ко входу фильтра и через последовательно соединенные регистры первой группы ко входу второго умножителя на константу группы, входы 3 -го и 1+1 -го умножителей на константу соединены соответственно с входом и выходом-ой группы регистров1 -1,М ).На чертеже представлена блок-схема четырехканального устройства.Устройство содержит два многоканальных цифровых фильтра 1 и 2, дна регистра 3 и 4 задержки первой группы, два сумматора 5 и б и регистр 7 задержки, вход 8 и выход 9 устройства. Многоканальный цифровой фильтр 2, рассчитанный на два канала, включает сумматор 10, нулевой, первый, , М-ый умножители...

Номер патента: 860047

Опубликовано: 30.08.1981

Авторы: Андреев, Федонин, Фролов, Шадрин

МПК: G06F 3/04

Метки: аналогового, ввода, вычислительную, датчика, информации, машину

...100%-ной отрицательной обратной связи через ключ 3 и за счет поддержания потенциала тачки Ь близким к нулю (О=О 3 Е+ "со)где Ос 0 - напряжение на конденсаторе 10) .В результате конденсатор 16 начинает разряжаться до нуля эквивалентньм током разряда 1. Процесс его разряда описывается уравнением. Уь:йшЦ 1 Х,;С).(Т-То)= Т, .) Одновременно за счет образования связи через ключ 2 конденсатор 9 начинает заряжаться эквивалентным током заряда 19 2 = -1 з . В это же время конденсатор 9 заряжается током, обусловленным входным напряжением ( Ох ( Кь)током, зависящим от Ос.(Оо ), и током, определяемым (Е+Осс), Таким образом, в течение времейй Й-) на конденсаторе 9 сформируется интегральное значение. где Е - приведенное ко входу значение напряжения...

Номер патента: 860048

Опубликовано: 30.08.1981

Автор: Бойкевич

МПК: G06F 3/04

Метки: канал, мультиплексный

...в него байтов, а при записи - развертку слова в последовательность байтов. Для определения конца компановки или развертки слова используется счетчик 4 байтов, который указывает номер последнего обработанного байта в текущем слове данных. Если эа одно подключение внешнего устройства через узел 12 к каналу передается только один байт данных, то текущее значение счетчика байтов хранится в подканальной памяти, а при переходе подканала в активное состояние возвращается на счетчик 4 через узел 2 и регистр 3. Сигналы, поступающие с выхода узла 5, управляют занесением на счетчик 4 инФормации и увеличением его содержимого на единицу.Непосредственная связь канала с внешними устройствамк осуществляется через регистр б связи с интерфейсом и узел...

Номер патента: 860049

Опубликовано: 30.08.1981

Авторы: Каневский, Мараховский

МПК: G06F 3/04

Метки: данных, упорядочения

...И 47 и 48, другие входы которых шинами 67 и 68 соединены со схемой 45 сравнения. Последняя осуществляет контроль содержимого счетчика 41 и регистра 44 адреса, которое поступает по шинам 66 и 59. Так как в нашем случае в счетчике 41 адреса находится адрес начала ответа с номером "5", а в регистре 44 адреса - адрес ответа с номером "2", и они расположены в порядке возрастания, то содержимое счетчика 41 адреса больше содержимого регистра 44 адреса, в результате чего схема 45 сравнения формирует сигнал (потенциал) на шине 67. Вследствие этогэ сигнал запуска сдвига поступает на распределитель 40 ймпуль - сов по цепи - вход 69-элемент И 47 - ши - на 64 и запускает сдвиг вверх.Сдвиг вверх состоит из трех этапов. На первом этапе вариант...

Номер патента: 860050

Опубликовано: 30.08.1981

Авторы: Иливанов, Цымбалист

МПК: G06F 3/12

Метки: вывода, информации

...2 кодов последний выдает на усилитель 3 разрядов код"Пропускф. Блок 4 управления отключает сигнал "Разрешение печати", выдает импульс сброса на регистр 1 памяти уи импульс перевода счетчика номерарегистрируемого канала в состояние "0". далее при поступлении кодапервого канала коммутатора на блок совпадения кодов производятся запись в регистр 1 памяти информации первого канала и ее регистрация. После регистрации информации установленного числа каналов блок 5 совпадения кодов выдает сигнал "Конец регистрации", который подается на блок 4 управления, последний формИрует сигнал "Возврат каретки" и затем производит сброс всех элементов устройства в исходное состояние, При прохождении внешнего импульса начала цикла через заданный...

Номер патента: 860051

Опубликовано: 30.08.1981

Авторы: Жабин, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: двоично-десятичного, двоично-десятичный, двоичного, двоичный, кода

...входом элемента И-ИЛИ 3, выходэлемента И-ИЛИ 2 через второй одноразрядный сдвиговый регистр 24 соединен со входом элемента И-ИЛИ 4. Выходы Д-триггеров 14 и 17 подключенысоответственно к первому 3 и второму4 элементам И-ИЛИ. С-входы триггеров 5 1 О 15 20 25 30 35 614 и 17 подключены ко второму такто" вому входу 25 преобразователя.Блок коррекции (фиг,2) содержит Д-триггер 26, прямой выход которого соединен через первый элемент 27 запрета и первый элемент ИЛИ 28 со входами шестого 29 и седьмого 30 элементов И-ИЛИ. Инверсный выход триггера 26 через второй элемент 31 запрета и второй элемент ИЛИ 32 соединен со входами первого элемента И 33, шестого 29 и восьмого 34 элементов И-ИЛИ и через второй элемент И 35 со входами элементов И-ИПИ...

Номер патента: 860052

Опубликовано: 30.08.1981

Авторы: Корнейчук, Тарасенко, Торошанко, Цветанов

МПК: G06F 5/02

Метки: l-разрядных, слов, шифратор

...группы, у которых двоичные коды номеров отличаются только в р старших разрядах. Заметим, что код номера входной цепи 1-ой ступени содержит (0 и - р-1 разрядов. Выходы элементов ИЛИ 3 ( являются входами ( +1-ой ступени. Нумерация входных цепей 1 +1-ой ступени производится аналогично,как и для второй ступени.Последняя гп-ая ступень ( фиг.З) содержит 11,2 и 7, К-входоных элементов или 3, выходы которых пОдклю- . чены к входам и 2 трвходового дополнительного шифратора 5. Выходы последнего ( вых, и+11) являют ся ар+1, ар+21 ос и-ми выходами шифратора. Заметим, что элементы ИЛИ 3, 1 каждой ступени, выходы которых являются входными цепями последующей ступени, с номерами О, 1-ый и/К" - нходовой элемент каждой ступени практически не...

Номер патента: 860053

Опубликовано: 30.08.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...необходимые приведенные двоичные эквиваленты. В четвертом тактепроизводится образование прведенногодвоичного эквивалента 10 Р 2 - путемсдвига двоичного эквивалента, поступившего на вход сдвигателя 19, на 20величину, хранимую в регистре 16 двоичного порядка. Направление сдвигаопределяется знаковым разрядом последнего, Сдвигатель 19 конструктивновыполнен в виде нескольких ступеней, 25каждая иэ которых передает информацию либо со сдвигом, либо без сдвигав зависимости от того, нуль или единицу имеет соответствующий разряд регистра 16. В пятом такте первый дешиф ЗОратор 3 производит анализ состояниямладшей пары разрядов регистра 2тетрады и происходит передача приведенного двоичного эквивалента черезгруппу элементов И 4 на сумматор...

Номер патента: 860054

Опубликовано: 30.08.1981

Авторы: Папуша, Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...двоично-десятичного сумматора 2 с весом "8" соединены с информационным входом преобразователя. Преобразователь работает следующимобразом.По импульсу начальной установки регистр устанавливается в исходное положение. Преобразуемое двоичное число последовательным кодом, младшим разрядом вперед, тактируемое тактовыми импульсами, поступает на ,вход двоичного сумматора 1 (с весом "1") и на вход двоично-десятичного сумматора 2 (с весом "8"). Тактовые импульсы поступают на синхровходы тетрад ( триад, диарщ) 8-14 регистра,В каждом такте производится сдвигсодержимого тетрад (триад, диады)8-14 регистра на один разряд вправо(в сторону младших разрядов) и суммирование со 180 О при наличии единицына информационном входе. При наличиинуля на...

Номер патента: 860055

Опубликовано: 30.08.1981

Авторы: Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятичных, двоичные, коде, чисел

...4 д д"1" и со сдвигом на два разряда н сто.рону старших разрядов на входы с весами "32", "16", "8", "4", т.е. значение цифры старшего разряда суммируется с этим значением, умноженнымна четыре.Таким образом, значение цифрой старшего разряда преобразуемого числа умно-жается на сумматоре 5 на пять, Наразряды сумматора 5 с весом "2" и "1" Оподключены также выходы разрядов тетрады 2 с весами "4", "2", "2" так,что на сумматор 5 поступает значениецифры второго десятичного разрядаисходного числа, деленное на дна. Код на выходах сумматора 5 представляет сумму цифры старшего разряда исходного числа, умноженной на пять, с половиной цифры следующего десятичного разряда. Выходам разрядов сумматора 5 "присваивается" удвоенный вес т.е. выход с весом...

Номер патента: 860056

Опубликовано: 30.08.1981

Авторы: Бяльский, Гехт, Новохатная

МПК: G06F 5/04

Метки: кода, параллельного, последовательный

...формату преобразуемого кода,соединяется с таким разрядом регистра 3 сдвига, который предшествуетпервому разряду преобразуемого кода. 49Например, если преобразуемый параллельный код содержит М разрядов, тосоответствующий ему выход комм 1 татора 5 подсоединен к 1+1-му разрядурегистра 3 сдвига (отсчет производится, начиная с и-го разряда).Управление коммутатором 5 производится по нходам выбора формата, Количество этих входов зависит от ноз -можного количества форматов. Например, если коммутатор управляется двоичным кодом, а количество Форматовравно 16, то необходимое количествовходов равно 4. Коммутатор может бытьпостроек как обычный дешифратор, который стробируется сигналом запуска, 55 довых элемента И. Кроме того,постро-ение...

Номер патента: 860057

Опубликовано: 30.08.1981

Автор: Шистко

МПК: G06F 7/00

Метки: перебора, размещений

...сравнения в этот момент присутствует логическая единицав дальнейшем - единица), на прямом выходе 15 - нуль, на выходе дешифратора 12 нулевого состояния - нуль. Элемент И 2 не пропускает на выход импульсы генератора 1, Для получения следующей комбинации на шину 3 запуска подается одиночный импульс (например, со станка, отработавшего первую комбинацию), который проходит на вход первого счетчика 4-1На выходах счетчиков 4-1, 4-2,4-п образуется новая комбинация. Вслучае, если она не подчиняется закону размещений, с выходов элементовИЛИ 5-1, 5-2, , 5-а на входы блока б сравнения поступают сигналы,общее число единиц которых меньше установки блока 6 сравнения, На прямомвыходе 15 последнего появляется единица, поступающая на элемент И 2,...

Номер патента: 860058

Опубликовано: 30.08.1981

Авторы: Смирнов, Степанов

МПК: G06F 7/02

Метки: чисел, экстремальных

...И-НЕ 5 поступают нулевые сигналы, а на входы элементов И-НЕ - единичные. На выходе элементов И-НЕ 3 имеет место нулевой сигнал, соответствующий значению стар- ЗО щего разряда сравниваемых чисел, а на входах элементов 4 запрета - запрещающий нулевой сигнал, при этом с выоходов последних разрешающий единичный сигнал выдается на следующий узел сравнения, Если в старшем раз - ряде сравниваемых чисел имеются единичные значения, то на оба входа соответствующих элементов И-НЕ 5 подаются единичные сигналы, а с их выходов нулевые сигналы поступают на вхо-ды элементов И-НЕ 3. С выхода элементов И-НЕ 3 разрешающий единичный сигнал, соответствующий значению разряда наибольшего числа, поступает на входы элементов запрета. Таким образом, их...

Номер патента: 860059

Опубликовано: 30.08.1981

Авторы: Лысенко, Старовойтенко

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...числа В;Х(АВ)- Функция, реализуемая триггером 12.На выходе ячейки 1 сравнения 1 И н зависимости от значения функции х(АВ) 0 реализуется Функция Р(АВ) или Г(АсВ), Значения функций Г(А)8) или Г(АсВ) совместно со значением Функции х(АВ) управляют работой 1 К-триггеров 13 или 1455При равенстве чисел независимо от состояния 1 К-триггера 12 на выходе ячейки 1 сравнения установится состояние логического нуля, которое одновременно установит состояние логической единицы на выходах элементов 60 И-НЕ 8 и 9, вследствие чего 1 К-триггер 12 меняет свое состояние на противоположное по каждому поступлению тактового импульса по шине 6, а оба ,1 К-триггера 13 и 14 по поступлению тактового импульса по шине 7 устанавливаются в нулевое состояние,При...

Номер патента: 860060

Опубликовано: 30.08.1981

Авторы: Дорошенко, Каххаров, Муминов, Мусаев

МПК: G06F 7/38

Метки: воспроизведения, зависимости, квадратичной

...задержки, вход которого подклю чен к выходу задающего генератора.Устройство работает следующим образом.Импульсы задающего генератора 1 поступают на вход счетчика 2, который формирует в зависимости от количества поступивших импульсов двоичный код аргумента воспроизводимой квадратичной функции. Каждое состо-сяние счетчика поступает в виде перного слагаемого на входы комбинационного сумматора 4, Благодаря наличию элемента ИЛИ 3, любое состояние младшего разряда счетчика 2 передается в младший разряд комбинационного сумматора 4, поэтому ко всем четным числам на выходе счетчика 2 добавляется "1". В каждом такте воспроизведения код с ныхода счетчика 2 складывается на комбинационном сумматоре 4 с кодом на выходе буферного регистра 5. Полученная...

Номер патента: 860061

Опубликовано: 30.08.1981

Автор: Тархов

МПК: G06F 7/38

Метки: матричное, сложения, умножения

...единицы соединен со входом установки в единицу второго разряда распределителя 9, следующий выход - с установкой в единицу третьего разряда и т,д.В режиме извлечения квадратного корня устройство работает следующим образом.В исходном состоянии триггер 10 находится в нуле, ключ 2 закрыт. В регистре 3 записано подкоренное число, регистры 6 и 7 и распределитель 9 тактов установлены в нуль. Код регистра 3 подкоренного числа разряды которого попарно объединены по схеме ИЛИ, начиная с младшего разряда, подается на узел 12:выделения старшей единицы. Если число разрядов регистра 3 нечетное, то выход старшего разряда соединяется прямо .с соответствующим входом узла 12 выделения старшей единицы.По переднему фронту сигнала начала преобразования...

Номер патента: 860062

Опубликовано: 30.08.1981

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...входами многовходоного последовательного сумматора в избыточной двоичной системе 25счисления (и - число разрядов множителя),Структурная схема устройства дляумножения приведена на чертеже.Устройство содержит входные шинымножителя 1 и множимого 2, блок 3анализа знака, регистр 4 множимого,регистр 5 множителя, блок б элементов И, коммутатор 7, многовходовойпоследовательный сумматор 8 в избыточной двоичной системе счисления,регистры 9 и 10 результата, выходныешины 11,Входные шины 1 и 2 подключены к.входам блока 3 анализа знака и регистров 4 и 5, выходы разрядов которых 40соединены соответственно с информационными и управляющими входами блока б элементов И. Выходы блока б элементов И подключены к информационнымвходам коммутатора 7,...

Номер патента: 860063

Опубликовано: 30.08.1981

Авторы: Виневская, Головко, Каляев, Кривошапко, Станишевский, Сулин, Тарануха

МПК: G06F 7/49

Метки: деления, запятой, плавающей

...коде настраивается сумматор 7 на вычитание (суммирование) единичного разряда порядка делимого в избыточном коде изполнораэрядного кода порядка делителя в позиционном коде. С приходомкаждого последующего, начиная снулевого, разряда порядка делимогов избыточном коде промежуточная разность порядков поступает с выходарегистра 22 на вход сумматора б сосдвигом на один разряд в сторонустарших разрядов. Тем самым обеспечивается согласование весовых разрядовделимого в избыточном коде и промежуточная разность порядков. Из сумматора 7 информация подается через сумматор б в преобразователь 4 кода, гдеона преобразуется в знакораэрядныйкод. При этом +1 выдается через элемент 24 на выход 26 тогда, когда промежуточная разность порядков 5 Ъ +3,а -1...

Номер патента: 860064

Опубликовано: 30.08.1981

Автор: Телековец

МПК: G06F 7/50

Метки: двоичной, избыточной, системе, сложения

...сумматора 11. Первый выход сумматора 11 через элемент 8 задержки подключен к одному из входов второго блока формирования результата 15, ко второму входу,.которого подключен второй выход сумматора 11. Выходы первого 25 30 35 40 45 50 55 60 65 и второго блоков 14 и 15 формирования реэультатон подключены к выходным шинам соответственно суммы 16и 17 и разности 17 и 18,Так как любое число А в избыточной двоичной системе счисления сцифрами 1, 0 и 1, передается по двумшинам А и А в виде двухразряпногодвоичного числа, то для полученияразности двух чисел А и В достаточно произнести перекоммутацию входныхшин второго аргумента на входе устройства. При этом промежуточная отрицательная сумма5: А В:В ч А В В ч А В Водинакова и для операции...

Номер патента: 860065

Опубликовано: 30.08.1981

Авторы: Ачкасов, Губанов, Крыкин, Лунев, Уханов

МПК: G06F 7/52

Метки: арифметическое

...(1-ый разряд регистра 1 к (21-1)-му разряду ряда сумматоров 9), то на вторые входы ряда.сумматоров 9 подается число равное Ь, ЧерезЯ эти же группы элементов на вторые входы ряда сумматоров 9 с регистра б, в котором хранится квадрат результата (1-1)-го шага, поступает число аа о = 0. На первые входы ряда2сумматоров 9 через открытые ключи, управляемые сигналом шины 16 через элемент ИЛИ 15, со входов матрицы поступает результат произведения 2 аЬ2 ао ЬО, который формируется на регистре 3. На ряде сумматоров 10 производится сравнение квадй рата результата первого шага а а+ + 2 ао Ь + Ь = Ьс подкоренным вылражейием А, хранящимся в регистре 5, В конце первого такта при наличии переноса со = "1" ряда сумматоров 10а а( при а, А ) значение ас...

Номер патента: 860066

Опубликовано: 30.08.1981

Авторы: Грибок, Обуханич

МПК: G06F 7/552

Метки: извлечения, квадратного, корня, цифровое

...окончанием занесения числа х от внешнего устройства приходит сигнал "Стартф, который посредством блока 10 перезаписи переписыва" ет из триггера 4 и счетчика 5 ход остатка х - у в вычитающий счетчикй 5 О 15 20 25 30 35 40 45 50 55 60 65 1, а также сбрасывает после перезаписи в ноль счетчик 5 и открывает элемент И 17 и элемент И 11, вследствие чего импульсы с выхода генератора 9 поступают на вход счетчика 5 и через элементы И 11 и 17 - на вход делителя на пять. С приходом на вход счетчика 15 с выхода делителя на пять Ь импульсов он переходит в нулевоесостояние, вследствие чего на еговыходе нуля возникает перепад, который опрокидывает триггер 16 в единичное состояние и переписывает иэ счетчика 15 в счетчик 15 код остатка отеделения числа 5...

Номер патента: 860067

Опубликовано: 30.08.1981

Авторы: Орищенко, Тумаков

МПК: G06F 7/556

Метки: вычисления, логарифма, числа

...из режима40 45 50 55 60 б 5 сложения в режим вычитания таким образом, что по окончании второго этапав регистре 9 результата будет записано числоа а+М 1 од, 2 + 1 о 9 Х - 1 од Х ЬХгде Х = 1, а,а,дХ = а, ЬЬ,В течение третьего этапа по сигналу блока 3 управления производитсяпереключение в дешифраторе 4 так,что на выходе дешифратора появляетсякод, соответствующий дешифрированиючисла а аа + 1 , и на регистрб с блока 5 памяти выдается ИЯХгде Х= Х+2Так же, как и на втором, на третьем этапе производится поочередноеподключение выходов регистра б в зависимости от значений последних (к)разрядов сдвигающего регистра 2 ковходу сумматора 8. По окончаниитретьего этапа в регистре 9 результата будет записано число+М 1 од 2 + 1 од Х 1+(1 од Х - 1 од Х,...

Номер патента: 860068

Опубликовано: 30.08.1981

Авторы: Месропова, Метревели, Чавчанидзе, Элизбарашвили

МПК: G06F 7/56

Метки: комбинационный, матричный, сумматор

Номер патента: 860069

Опубликовано: 30.08.1981

Авторы: Гамкрелидзе, Месропова, Метревели, Элизбарашвили

МПК: G06F 7/56

Метки: матричного, переноса, сумматора, формирования

...матричного блока элементов И, второйвход которого является управляющимвходом устройства,На чертеже приведена принципиальная схема предлагаемого устройствадля формирования переноса матричногосуммФтора.Устройство содержит входные матричные шины 1 и 2, первый матричныйблок 3 элементов И, матричный блок4 элементов ИЛИ, матричный блок 5сдвига, второй матричный блок б элементов И, управляющий вход 7 и выходную матричную шину 8, причем матричные блоки элементов И и ИЛИ, вчастности, могут быть выполнены в 5 1 О 15 20 25 30 35 40 45 50 55 60 65 виде активных, оптически упранляемых транспарантов,Устройство формирования переносаработает следующим образом.На входные матричные шины 1 и 2устройства одновременно подаютсячисловые картины, в которых для...

Номер патента: 860070

Опубликовано: 30.08.1981

Авторы: Титов, Титулов, Чесноков

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...блока 5 памяти поступает и случайных чисел. Коммутатор 7 и блок б сравнения чисел предназначены для упорядочения этих случайных чисел в блоке 5 памяти по возрастанию. Если числа упорядочены по возрастанию, то число на регистре блока 5 памяти и будет в-ой порядконой статистикой.Устройство работает следующим образом.С каждым тактовым импульсом (ТИ) датчик 1 по и выходам выдает и независимых равномерно распределенных в интервале 0-1 случайных чисел. Блок 2 выдачи чисел выбирает из них в-ую порядковую статистику и подает ее на выход 3.Так как плотность распределения вероятностей в-порядковой статистики из чисел с ранномерным распределением в интервале 0- 1 имеет нид то, подключая различное число из и выходов датчика 1 к входам блока 2...