Устройство для вычисления логарифма числа

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Реслублин(61) Дополнительное к авт, свид-ву(22) Заявлено 13.09.79 (21 2848356/18-2с присоединением заявки Мо(51)М. Кл З 6 Г 7/5 омитет Государствеииый СССР ио делам изобре и открытиК 681. 3 (088. 8) ата опубликования оп ния 3011.81. Я. Оркцен ко и Н. Л. Ту мако 1 Заявите 54) УСТРОЙСТВ СЛЕНИЯ ЛОГАРИ ЧИСЛА л устрой- олнения Изобретение относится к вычислительной технике л предназначено длялогарифмирования двоичных чисел по.произвольному основанию в двоичнойсистеме исчисления.Известно устройство для вычисления логарифмов, содержащее входной,сдвигающий регистры, блок вычисленияхарактеристики и дешифратор 111.Недостаток этого устройства "низкая точность,Наиболее близким к предложенномуявляется логарифмирукщее устройство,содержащее устройство для вычисления 35логарифма числа, сдвиговый регистр,.дешифратор, блок памяти, регистр результата и сумматор, причем входустройства соединен с входом.сдвигового регистра, первая группа выходов 20которого подключена к входам дешифратора, выходы которого соединены совходами блоКа памяти, блок вычисленияхарактеристики, блок выделения остатка,.блок умножения блок деления и 25второй дешифратор 2 .Недостаток такого устройства - невозможность вычисления логарифмовчисел по произвольному основанию исложность устройства. ЭО цель иэобретения - расширение фун циональных возможностей за счет вычи ления логарифма числа по произвольному основанию и упрощение устройст- ва Поставленная цель достигается тем, что в устройство, содержащее вспомогательный регистр, коммутатор и блок управления, причем. вторая группа выходов сдвигового регистра подключена к входаМ блока управления, выходы которого подключены к удравяющим входам сдвиговогь регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора и регистра результата, выходы блока памяти через вспомогательный регистр подключены к первой .группе входов коммутатора, вторая группа входов которого соединена с третьей группой выходов сдвигающего регистра, выход коммутатора соединен с первым входом регистра результата, второй вход которого подключен к выходу сумматора, вход которого соединен с выходом регистра результата. На фиг. 1 дана блок-с ва; на фиг. 2 - вариан ока управления.Устройство содержит вход 1 устройства, сдвигающий регистр 2, блок 3 управления, дешифратор 4, блок 5 памяти, вспомогательный регистр б, коммутатор 7, сумматор 8, регистр 9 ре зульт ат а.Блок 3 управления содержит генератор 10 импульсов, элементы НЕ 11 и 12, регистры 13 и 14, элементы ИЛИ 15"21, элементы ИЛИ-НЕ 22-24, элементы И 25-27.Устройство работает следующим образом.Логарифмируемое число й записывается в сдвигающий регистр 2.так, что на его первых и выходах представлены разряды с весом 2 о, 2" " логарифмируемого числа, а на остальных в+К выходах - разряды с весом2-ич-хЛогарифмирование производится за несколько этапов по Формуле1 од М йФМ 1 од 2 + 1 од Х + (1 о 9 Ха а 4 а я1 о 9 Х ) ХНа первом этапе производится сдвиглогарифмируемого числа на соответствующее число двоичных разрядов сцелью приведения этого числа к виду1 а а ; в, в,При этом по сигналу блока 3 управления дешифратор 4 выдает на блок 5памяти код, в соответствии с которымс выходов блока памяти во вспомогательный регистр 6 записывается число1 ода 2 и суммируется в сумматоре 8столько раэ, на сколько разрядов произведен сдвиг числа, Результат заносится в регистр 9 результата со знаком плюс, если сдвиг производитсяв сторону уменьшения, и со знакомминус, если сдвиг производился в сторону увеличения., так как сумматоробладает возможностью переключатьсяиз режима суммирования в режим вычитания по командам блока управления.На втором этапе по сигналу блока3 управления дешифратор 4 производит дешифрирование числа а 1 а,представленного на выходах регистра 2.В результате с блока 5 на регистрб записывается число 1 од 1, а 1 атак как блок памяти представляетсобой набор многовходовых элементовИЛИ, сформированных так, что каждыйвыход дешифратора однозначно набирает на выходе блока памяти в двоичном коде логарифмы чисел 1 до 2 ф"сдискретностью изменения входного числа 2.На втором этапе через коммутатор7 производится поочередное подключение выходов регистра б к сумматору 8,при этом подключаются только те выходы регистра 6, которым соответствует логическая единица на последнихк выходах сдвигающего регистра 2,Сумматор переключается из режима40 45 50 55 60 б 5 сложения в режим вычитания таким образом, что по окончании второго этапав регистре 9 результата будет записано числоа а+М 1 од, 2 + 1 о 9 Х - 1 од Х ЬХгде Х = 1, а,а,дХ = а, ЬЬ,В течение третьего этапа по сигналу блока 3 управления производитсяпереключение в дешифраторе 4 так,что на выходе дешифратора появляетсякод, соответствующий дешифрированиючисла а аа + 1 , и на регистрб с блока 5 памяти выдается ИЯХгде Х= Х+2Так же, как и на втором, на третьем этапе производится поочередноеподключение выходов регистра б в зависимости от значений последних (к)разрядов сдвигающего регистра 2 ковходу сумматора 8. По окончаниитретьего этапа в регистре 9 результата будет записано число+М 1 од 2 + 1 од Х 1+(1 од Х - 1 од Х, )Ха аа дхдХ х 1 од ЙУстройство дает возможность вычислять значения логарифмов при любом основании. Испытанный макет для случая о = 16, а = 5, к = 7 имеет следующие характеристики; погрешностЬ вычисления логарифмов по основанию а = 10 во .всем диапазоне входных чисел 0-310 быстродействие 5-6 мс для тактовой частоты 100 кГц. Формула изобретения 1, Устройство для вычисления ло" гарифма числа, содержащее сдвиговый регистр, дешифратор, блок памяти, регистр результата и сумматор, причем вход устройства соединен с входом сдвигового регистра, первая группа .выходов которого подключена к входам дешифратора, выходы которого соединены со входами блока памяти, о т - л и ч а ю щ е е ся тем, что, с целью расширения функциональных воэможностей за счет вычисления логарифма число по произвольному основанию, в него введены вспомогательный регистр, коммутатор и блок управления, причем вторая группа выходов сдвигового регистра подключена к входам блока управления, выходы которого подключены к управляющим входам сдвигового регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора-и регистра результата, выходы блока памяти через вспомогательный регистр подключены к первой группе входов коммутатора, вторая группа входов которого соединена с третьей группой выходов сдвигающего регистра, выход коммутатора соединен с первымвходом сумматора, второй вход которого подключен к выходу регистра ре-зультата, вход которого соединен свыходом сумматора,2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов,два инвертора, семь элемен=ов ИЛИ,два регистра, три элемента ИЛИ-НЕ итри элемента И, причем выход генератора импульсов через первый элемент цНЕ соединен с первым и вторым входами первого регистра, выходы кото"рого соединены с входами первого элемента ИЛИ, выход которого соединен спервыми входами первого элементаИ и первого .элемента ИЛИ-НЕ, второйи третий входы которого соединеныс первым и вторым выходами первогорегистра, четвертый вход и выходпервого элемента ИЛИ-НЕ соединенысоответственно с третьими выходом 20и входом первого регистра, второйвход первого элемента И соединен спрямым выходом первого элемента НЕ,третий выход первого регистра черезвторой элемент НЕ соединен с первым и 25вторым входами второго регистра, первая, вторая и третья группы выходовкоторого через второй, третий и четвертый элементы ИЛИ соответственно подключены к первому, второму и третье- рцму входам второго элемента ИЛИ-НЕ,четвертый вход которого соединен свыходом второго регистра, выход второго элемента ИЛИ-НЕ соединен стретьим входом второго регистра,входы пятого элемента ИЛИ соединены свходами блока управления, выход пятого элемента ИЛИ соединен с первымивходами шестого элемента ИЛИ и третьего элемента ИЛИ-НЕ, вторые входыкоторых соединены соответственно с ,.40 выходом третьего элемента ИЛИ-НЕ ивходом устройства, выход шестого элемента ИЛИ соединен с первым входомвторого элемента И, второй вход которого соединен с третьим выходом первого регистра, входы третьего элемента И соединены соответственно спервыми выходами первого и второгорегистров, входы седьмого элементаИЛИ соединены с выходами соответст"венно третьего элемента ИЛИ-НЕ итретьего элемента ИЛИ, второй выходпервого регистра соединен с первымуправляющим входом вспомогательногорегистра, второй управляющий входкоторого и управляющий вход регистрарезультата соединены с выходом перного элемента И, выходы второго итретьего элементов И соединены спервым и вторым управляющими входами сдвигового регистра, первый выход второго регистра и выход седьмого элемента ИЛИ подключены к первому и второму управляющим входамсумматора, выход второго элементаИЛИ соединен с управляющим входомдешифратора, выходы второй и третьейгрупп подключены к управлякщим входам коммутатора, выход шестого элемента ИЛИ соединен с управляющимвходом блока памяти, выходы пятогоэлемента ИЛИ и третьего элементаИЛИ-НЕ подключены к третьему и четвертому управляющим входам сдвиго"вого регистра,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 489112, кл. С Об Р 15/20, 1974.2. Авторское свидетельство СССР9 б 24233, кл. 6 Об Г 15/20, 1978860067 витель А. Зоринд Т,Маточка Со Те Корректор М. Шарош Редакто ае аж 745 Подпи ственного комитета СССР обретений и открытий Ж, Раушская наб., д. 4/5 аказ 7 9/32 Тир ВНИИПИ ГосУдаР по деЬам и 113035, Москва,г