Арифметическое устройство

Союз Советскик Социалистическия республикОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ С ЕТЕЛЬСТВУ в 860065(22) Заявлено 30,11.79 (21 2 845914/18-24с присоединением заявки Ио(23) Приоритет -Опубликовано 300881.бюллетень Но 32 б Г 7/52 Госу ствеиный комСССРам изобретени открытийДата опубликования описа 8.8) Заявитель ьное конструкто геофизическо о ехники .(54 ) АРИФМЕТИЧЕСКОЕ УСТРОЙСТ Изобретение относится к вычислительной технике и может быть использовано при создании цифровых вычислительных устройств,5Известно устройство для умноженияи извлечения квадратного корня, содержащее регистры операндов и результата, схему анализа кодов, сумматоры,генератор тактов 1 1.10Наиболее близким к предлагаемомуявляется арифметическое устройство,содержащее регистры множимого, множителя, группу элементов И, ИЛИ,И-НЕ,л групп сумматоров, группы элементов2 И-ИЛИ 2 ). 5Недостатком известных устройствявляется невысокое быстродействиепри извлечении квадратного корня..Цель изобретения - повышение быстродействия устройства при выполнении Юоперации вычисления квадратного корня.Поставленная цель достигается тем,что в арифметическом устройстве, содержащем регистры множимого и множителя, группу элементов И, группу элементов ИЛИ, элементы И, ИЛИ, И-НЕ,и групп сумматоров, причем выходысумматоров и-ой (где и - разрядностьрезультата) группы соединены со входами регистра произведения, инверс- ЗО ные выходы разрядов которого (со второго по л-ый) соединены с первыьывходами соответствукщих элементов2 И-ИЛИ первой группы, вторь 1 е входыкоторых соединены с выходами регистра множимого, третьи входы - с входом разрешения записи произведения,а выходы подключены к первым входамсумматоров о"ой группы, вторые входыкоторых соединены с выходами суываторов (и)-ой группы и разряднымивходами регистра сумеем, вторую группу элементов 2 И-ИЛИ, выход 1-го (где1 щ 1, 2, и) разряда регистра множителя соединен с .первым входом 1-гоэлемента И группы, выход которогоподключен ко входу (21-1)-го разрядарегистра ьеоаимого, выход 1-го элемента ИЛИ группы подключен к первомувходу (21" 1)-го элемента 2 И-ИЛИ второй группы, а первый вход -го элемента ИЛИ группы соединен с выходом1-го разряда регистра множителя, первый вход 21-го элежнта 2 И-ИЛИ второйгруппы соединен с пряьым выходом(21+1)-го разряда регистра суммы,вторые входы элементов 2 И-ИЛИ второйгруппы подсоединены к выходам сумматоров (л)-ой группы управлякхциевходы элементов 2 И-ИЛЙ второй группыпоцключены к входу разрешения записипроизведения, а выходы - ко вторымвходам сумматоров (и)-ой группы, инверсный выход переноса и-ой группысумматоров соединен с первым входомпервого элемента И, второй вход которого соединен со входом разрешениязаписи в регистр, а выход подключенк управляющим входам элементов И групустройство содержит регистр 1 множителя, группу элементов И 2, регистр 3 множимого, матрицу 4 умножения ну сумматорах, регистр 5 произведения, регистр б суммы, первую группу эле 40 ментов И-ИЛИ 7, вторую группу элементов И-ИЛИ 8 (и)-ую строку сумматоров 9 матрицы, последнюю строку сумматоров 10 матрицы, группу элементов ИЛИ 11, элемент И-НЕ 12, первыйэлемент И 13, второй элемент И 14,элемент ИЛИ 15, первую шину 16 управления, вторую шину 17 управления. Элементы 7-11 объединены в матрицу 4 умножения,Устройство работает следующим образом.При умножении и квадратировании в регистры 1 и 3 заносятся сомножители, на шины 16 и 17 управления подается ф 0", результат произведения с выхода матрицы 4 записывается в регистр 5, Вычисление квадратного корня выполняется методом обратного поиска эа и тактов (где и - разрядность результата), т.е. производится последовательный подбор цифр результата, квадрат которого сравнивается с подкоренным выражением. Вычисление квадрата результата в 1-ом приближении (шаге) выполняется с использо. ЬО пы и входам синхронизации регистрасуммы, инверсный выход первого разряда которого соединен с первым входом элемента И-НЕ, второй вход которого подключен к прямому выходу первого разряда регистра произведения,а выход " к первому входу первогоэлемента И-ИЛИ первой группы, второй 15и третий входы которого подключенысоответственно к выходу первого разряда регистра множимого и входу разрешения записи произведения, выходпервого разряда регистра множителя 20соединен с первым вхоцом второго элемента И, выход которого соединен счетвертым входом элемента 2 И-ИЛИпервой группы, а выход второго разряда регистра множителя соединен с дпервым входом элемента ИЛИ, выходкоторого соединен с соответствующимвходом матрицы умножения, вторыевходы второго элемента И и элементаИЛИ соединены с входом разрешениязаписи произведения, второй вход1-го элемента ИЛИ группы соединейс прямым выходом 21-го разряда регистра суммы,На чертеже изображена функциональная схема предлагаемого устройства,ванием значения результата а(1-1)- го шага и приращения Ь задаваемого в 1-ом шаге.й Ыа . =(а.+ Ь ) = а+2 аЬ 4. ЬВ исходном состоянии регистры 1, 3 и б очищены, на шину 16 подан разрешающий сигнал, в регистре 5 записано подкоренное выражение. В первом такте в регистре 1 производится первый сдвиг и в старший разряд заносится "1", которая является пробным приращением (Ь ) для первого шага вычис. лений. Эа счет того, что выходы регистра 1 подключены через группу элементов ИЛИ 11 и группу элементов И-ИЛИ 8 к входам ряда сумматоров 9 со сдвигом (1-ый разряд регистра 1 к (21-1)-му разряду ряда сумматоров 9), то на вторые входы ряда.сумматоров 9 подается число равное Ь, ЧерезЯ эти же группы элементов на вторые входы ряда сумматоров 9 с регистра б, в котором хранится квадрат результата (1-1)-го шага, поступает число аа о = 0. На первые входы ряда2сумматоров 9 через открытые ключи, управляемые сигналом шины 16 через элемент ИЛИ 15, со входов матрицы поступает результат произведения 2 аЬ2 ао ЬО, который формируется на регистре 3. На ряде сумматоров 10 производится сравнение квадй рата результата первого шага а а+ + 2 ао Ь + Ь = Ьс подкоренным вылражейием А, хранящимся в регистре 5, В конце первого такта при наличии переноса со = "1" ряда сумматоров 10а а( при а, А ) значение ас выходов ряда сумматоров 9 о управляющему сигналу шины 17 записывается в регистр б, а в первый (в (21-1)-ый, но 11) разряд регистра 3 переписывается "1" с первого разряда регистра 1. Если с="0" (при а 1 А), то содержимое регистров 3 и б не изменится,Второй и последующие такты начинаются с импульса, по которому содержимое регистров 1 и 3 сдвигается на разряд вправо, Описанный процесс повторяется с учетом того, что при вычислении квадрата результата а 1-ом приближении (шаге) на ряд сумматоров 9 кроме слагаемого Ь поступают слайЯгаемые аи 2 аЬ;, которые равны или больше нуля в зависимости от результата апредыдущего шага. Ввиду того, что у слагаемых а и Ь в 1-ом шаге не перекрывается диапазон их возможных численных значений, то они поступают на одни и те же входы ряда сумматоров 9 через группу элементов ИЛИ 11. Слагаемое 2 а 1 Ь формируется на регистре 3 после установки "1 ф (или "0 ф) в (21"1)"ом разряде в конце (1- 1)-го такта и последующего сдвига содержимого регистра 3 в начале 1-го такта,Модуль разности старшего разряда регистра 5 и старшего разряда регистра 6 формируется на элементе И-НЕ 12, . что не требует установки дополнительного разряда сумматора в ряде сумматоров 9 матрицы 4.5Таким образом, после п тактов и-разрядный результат вычисления квад ратного корня, сдвйнутый на и разрядов вправо, находится в регистре 3.Как видно из описания, сущность улучшения по сравнению с известным устройством заключается в повышении быстродействия устройства при выполнении операции вычисления квадратного корня за счет уменьшения, периода каждого из и вычислительных тактов. Время выполнения операции вычисления квадратного корня известного устройства для и разрядов результата определяется из соотношения20с И п (2 и Г,+ и Г ) ап (2 ь т+2 п С,)д.где Си в задержка распространения переноса на один разряд сумматораГ - задержка распространения сигнала суммы на один разрядсумматора,Время выполнения операции вычисления квадратного корня предлагаемого Збустройства для п разрядов результатап(2 пГ) = 2 и г,ю ЛУскорение, получаемое при вычисленииквадратного корня на нем, М =6 2, 35Таким образом, расчеты показывают,что быстродействие . предлагаемогоустройства по сравнению с известнымвдвое больше,40формула изобретенияАрифметическое устройство, содержащее регистры множимого и множителя, группу элементов И, группу элементов ИЛИ, элементы И, ИЛИ, И-НЕ, п групп сумматоров, причем выходы сумматоров и"ой (где п - разрядность результата) группы соединены со входами регистра произведения, инверсные выходы разрядов которого (со второго по и-ый)соединены с первыми входами соответствующих элементов И-ИЛИ первой группы, вторые входы которых соединены с выходами регистра множимого, третьи входы - с входом: разрешения И записи произведения, а выходы подключены к первым входам сумматоров,п-ой группы, вторые входы которых соединены с выходами сумматоров (п)-ой группы и разрядными входами регистра суммы, вторую группу элементов 2 И-ИЛИ, о т л и ч а ю щ е е с Й тем, что, с целью повышения быстродействия, в устройстве выход 1-го (где 1=1,2,п) разряда регистра множителя соединен с первым входом 1-го элемента И группы, выход которого подключен ко входу (21- 1)-го разряда регистра множимого, выход 1-го элемента ИЛИ группы подключен к первому входу (21-1)-го элемента 2 И-ИЛИ второй группы, а первый вход 1-го элемента ИЛИ группы соединен с выходом 1-го разряда регистра множителя, первый вход 21-го элемента 2 И-ИЛИ второй группы соединен с прямым выходом (21+1)-го разряда регистра суммы, вторые входы элементов 2 И-ИЛИ второй группы подсоединены к выходам сумматоров (и)-ой группы, упрйвляющие входы элементов 2 И-ИЛИ второй группы подключены к входу разрешения записи произведения, а выходы - ко вторым входам сумматоров (п)-ой. группы, инверсный выход переноса и-ой группы сумматоров соединен с первым входом первого элемента И, второй вход которого соединен со входом разрешения записи в регистр, а выход подключен к управлящцим входам элементов И группы и входам синхронизации регистра суммы, инверсный выход первого разряда которого соединен с первым входом элемента И-НЕ, второй вход которого подключен к прямому выходу первого разряда регистра произведения а выход - к первому входу первого элемен та И-ИЛИ первой группы, второй и третий входы которого подключены соответственно к выходу первого разряда регистра множимого и входу разрешения записи произведения, выход первого разряда регистра множителя соединен с первым входом второго элементаИ, выход которого соединен с четвертым входом элемента 2 И-ИЛИ первойгруппы, а выход второго разряда регистра множителя соединен с первымвходом элемента ИЛИ, выход которого соединен с соответствующим входом матрицы умножения, вторые входы второго элемента И и элемента ИЛИ соединены с входом разрешения записи произведения, второй вход 1-го элементаИЛИ группы соединен с прямым выходом21-го разряда регистра суммы,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 657434, кл, 6 06 Г 7/38, 1977.2. Авторское свидетельство СССР9 542993, кл, 6 06 Г 7/38, 1977.860065 ставитель О. Свиридовхред Т.Маточка Редактор А. Лежнина орректор М, Шарош каз 754 писное иал ППП "Патент",г. Ужгород, ул Проектная,2 Тираж 745 ВНИИПИ Государственного коми по делам изобретений и от 13035, Москва, Ж, Раушская