Устройство для формирования переноса матричного сумматора

Своэ СоветскихСоциалистическихРеспубяик ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОИЖОМУ СВИДОИЗЬС(53)М. Кл,21) 2813948/ 606 Г 7 Государствевямй комите СССР по делам изобретения я открыта.А.Элиз С.Месроп амкрелид ашвили,и А.ИА .Метреве 2) Авторы изобретен й ССР нститут кибернетики 1) Заявите Грузин РОЙСТ ДЛЯ фОРМИРОВАНВ ИЧНОГО СУММАТОРА о ных устр енин вве т и Изобретение относится к вычислительной технике, преимущественно коптикоэлектронным системам параллельной (картинной) обработки информации,работакщим в режиме выполнения арифметических и логических операций надчислами в двоичном коде позиционнойсистемы счисления.Известны устройства формированияпереноса для устройств, выполнянщихарифметические и логические операции над числами, эаписанныьщ в видематрицы,В одних устройствах 1 и 2 3 для 15 выполнения арифметических операций над двумя массивами чисел производится последовательный ввод (раэряд эа разрядом) разрядных подматриц сигналов, которые отображают инфор мацйю определенного одного разряда чисел из массива чисел. Количество разрядных подматриц равно количеству разрядов, необходимых для двоичной записи неибольшего числа из массива 2 з чисел. Так как в каждый такт работы устройства происходит ввод только двухразрядной подматрицы и подматри- цЫ переноса, выработанного в предыдущем такте, то по принципу действия 30они являются аналогами двоичещ сум-маторов последовательного действия.В других устройствах 2 3 и 3 1 .разрядные подматрицы сигналов, соответствукщие вводимым двум массивамчисел, подаются параллельно йа входыустройства. Такие устройства по принципу построения аналогичны комбинационным параллельным двоичным сумматорам. Матричные логические элементыиэ которых строится принципиальнаясхема сумматора, несут схемно такуюже нагрузку, как и обычные двоичныелогические элементы,В некоторых устройствах 31 и 43формирование сигнала переноса осуществляется эа счет многократногодублирования каждого разряда числана матрице с определенным рисунком,позволякщим параллельное сложениетолько двух чисел, записанных навсем информационном поле матрицИзвестны также сумматоры 4,в которых за счет увеличения элементов происходит одновременно ипараллельно формирование сигнала переноса во всех разрядах складываемыхчисел.Недостатки эан ойс взаключаются в елич меннеобходимом для выполнения операции,или оборудования или неэффективностииспольэования всего информационногополя матрицы. Устройства без цепи переноса, рассчитанные на выполнениеарифметических операций над числами,записанных в специальных непозиционных или избыточных системах счисления (ССК, знако-разрядное представление и др.), также обладают недостатками, заключающимися в необходимости предусмотрения дополнительных операций переводов чисел изпозиционной двоичной (обычной) в специальные системы считывания, что также ведет к увеличению времени выполнения операций,Наиболее близко к предлагаемомуустройство для формирования переноса матричного сумматора, выполненноена матричных блоках логических элементов И и ИЛИ, построенных на оптически управляемых транспарантах.Выполнение арифметических операцийв сумматоре производится последовательно, разряд за разрядом, начинаяс младшего разряда. Двумерный оптический сигнал в виде подматрицы подается на два из трех входов, а на третий вход подается оптический сигналпереноса, вырабатываемый в предыдущем такте (5 ).Недостатки этого устройства - малое быстродействие и сложность выполнения параллельного (сквозного) переноса.Цель изобретения - повышение быстройдествия и упрощение устройстна переноса.Поставленная цель достигается тем,что в устройство для формированияпереноса матричного сумматора, содержащее матричные блоки элементов И иИЛИ, причем два входа первого матричного блока элементов И являются входами устройства, а два входа матричного блока элементов ИЛИ связаны свыходами первого и второго матричныхблоков элементов И, введен матричныйблок сдвига, вход которого связан свыходом матричного блока элементовИЛИ, а выход является выходом устройства и связан с входом второго матричного блока элементов И, второйвход которого является управляющимвходом устройства,На чертеже приведена принципиальная схема предлагаемого устройствадля формирования переноса матричногосуммФтора.Устройство содержит входные матричные шины 1 и 2, первый матричныйблок 3 элементов И, матричный блок4 элементов ИЛИ, матричный блок 5сдвига, второй матричный блок б элементов И, управляющий вход 7 и выходную матричную шину 8, причем матричные блоки элементов И и ИЛИ, вчастности, могут быть выполнены в 5 1 О 15 20 25 30 35 40 45 50 55 60 65 виде активных, оптически упранляемых транспарантов,Устройство формирования переносаработает следующим образом.На входные матричные шины 1 и 2устройства одновременно подаютсячисловые картины, в которых для каждого числа отводится одна строка(или один столбец), Количество чисел,записанных в числовой картине вдополнительном (или Обратном) коде,определяется количеством строк (илистолбцов) в матрице.На первом этапе послс. подачи числовых картин на матричные шины 1 и 2формируются сигналы Р 1на выходематричного блока элементов 3 ИР- аК Ы К 3,где 1 ас 3 и (Ы 1 с - двумерные входныеоптические сигналы.Матрица сигналов Р 1 с через одинвход матричного блока элементов 4 ИЛИподается на вход картинного блока 5сдвига, который смещает в сторонустарших разрядов иэображение матрицысигналов 1 Р 1. Одновременно с сигналами Рс) на матричный управляющий вход 7 подается изображение матрицы211 = а 1 с ч Ь 1 с или2 с 3 = ас Ьс ч а с ЬсНа втором этапе матрица сигналовЕ управляет при помощи обратнойсвязи о суще ст вляемой соединениемвыхОда матричного блока б элементовИ со входом матричного блока 4 элементов ИЛИ, выработкой сигнала "Перенос". Максимальное время, необходимое для выработки всех сигналов переноса для числовых картин, равночислу столбцов (или строк), помно-;женному на время срабатывания элементарной "ячейки матричного блока б элементов И, т,е. для каждого разрядасигнал переноса вырабатывается завремя только одного срабатывания элементарной ячейки матричного блока бэлементов И. В данном случае временем срабатывания элементарных ячеекматричного блока 4 элементов ИЛИпренебрегают, считая, что он выполнен на элементах волокнистой оптикиили на линзах и зеркалах. Время срабатывания такого матричного блока 4элементон ИЛИ несравнимо мало посравнению со временем срабатынанияэлементарных ячеек матричного блокаб элементов И, построенного, например, на оптически упранляемых транспарантах. В случае построения матричного блока 4 элементов ИЛИ на техже принципах, что и матричный блок бэлементов И, время выработки сигналов переноса для числоных картинувеличивается н дна раза, т.е. длякаждого разряда сигнал переноса вырабатывается за суммарное время сра860069 формула изобретения Составитель Ю. КозловТехред Т.Маточка дактор Н, Бушаева ароши ректо аж 745ст венногобретенийЖ, Ра одпнси комитета СССоткрытийокая наб., д 5 Проектная,илиал ППП "Патент",г. Ужгород,батывания элементарных ячеек матричных блоков элементов И 6 и ИЛИ 4. Таким образом может быть осуществлен параллельный (сквозной)перенос в матричных сумматорах, что значительно повышает их быстродействие и упро-. щает устройство.В конце второго этапа работы устройства на выходной матричной шине 8 формируется матрица переноса С 1 сР+М,1 с Н Р + 2 ф Е 1 1 уОмрп;К ги. 21 м 4Использование предлагаемого устройства в качестве линии параллельного (сквозного) переноса в матричных оптикоэлектронных сумматорах, работающих в режиме картинных чисел, значительно сокращает затраты оборудования на один разряд и повышает быстродействие. Предлагаемое устройство дает воэможность строить комбинацион ные матричные сумматоры переллельного действия,Устройствц для формирования переноса матричного сумматора, содержащее матричные блоки элементов И и аказ 7549/32 Ти ВНИИПИ Госуд по делам и 113035, МоскваИЛИ, причем два входа первого матричного блока элементов И являются входами устройства, а два входа матричного блока элементов ИЛИ связаны свыходами первого и второго матричныхблоков элементов И, о т л и ч а ющ е е с я тем, что, с целью повыаения быстродействия и упрощения устройства, в него введен матричный .блоксдвига, вход которого связан с выходом матричного блока элементов ИЛИ,а выход является выходом устройстваи связан с входом второго матричногоблока элементов И, второй вход которого является управлякщим входом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 413500, кл. С 06; С 9/ОО19722. Авторское свидетельство СССРР 473182, кл. С 06 Г 7/56, 1975.3. Патент США Р 3305673,кл. 235-164, опублик. 1967.4. Авторское свидетельство СССРР 590739, кл. С 06 Р 7/56, 1976.5. Свидзинский К.К. Элементнаябаза оптических ЦВМ. - "Электроннаяпромышленность", 1973, У 4, с. 64,рис. 6 (прототип),