Устройство для упорядочения данных

Союз Советских Социалистичаскик РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТИЛЬСТВУ(21)2862149/18-24 2) Заявлено 2512.7 М. Кл С 06 Г 3/04 спр единением заявки осударственный коинте СССР но дмам изобретений н открытий.Каневский и В.В.Мараховс 71) Заявитель нститут социально омически лем АН СС(54) УСТРОЙСТВ ОРЯДОЧЕНИЯ ДАННЫХ чт го ин бл тр Изобретение относится к вычислительной технике и может быть исполь эовано для проведения опросов общес венного мнения и при работе с экспе тами, в информационных службах и тИзвестно устройство для сбора данных, содержащее наборное поле и решающее у строй ст во 1 1.Недостаток его состоит в том,о оно не обеспечивает эффективнопроцесса ранжирования.Известно устройство для сбораформации, содержащее клавиатуру,ок памяти и электроннолучевуюубку 2.Данное устройство обеспечивает ввод значений (характеристик или номеров мест), однако не позволяет проводить ранжирование данных.Наиболее близким к предлагаемому является устройство для упорядочения данных, содержащее блок ввода и последовательно соединенные накопитель информации, блок записи-считывания, основную память и блок индикации, а также устройство управ ления, соединенное с блоком ввода, блоком визуальной индикации, накопителем и дополнительными внешними устройствами (печать и другие). Недостатком устройства являетсямалое быстродействие.Цель изобретения - повышениебыстродействия.Поставленная цель достигаетсятем, что в устройство для упорядочения данных, содержащее блок набораданных, первый информационный выходкоторого соединен с первым информационным входом буферного регистра, блок вспомогательной памяти,вход и выход которого соединенысоответственно с первьм информационныч выходом и вторым информационнымвходом буферного регистра, блок стображения информации, первый и второйинформационные входы которого соединены соответственно со вторьм информационным выходом буферного регист- О ра и первым информационным выходомблока основной памяти, причем второй информационный выход и первыйинформационный вход блока основнойпамяти соединены с третьими информационными соответственно входом и входом буферного регистра, а управляюший вход блока набора данных соединен с выходом блока отображения информации, введены блок буфер ной памяти, блок сдвига и блок ран 860049жиронания данных, причем второй информацИонный выход блока набора данных соединен с первым входом блока ранжирования данных, второй и третий входы которого соединены соответственно с третьим информационным ныходом блока основной памяти и с первым выходом блока сдвига, первый выход блока ранжирования данных соединен с первым управляющим входом блока основной памяти, второй выход блока ранжирования соединен с первым адресным входом блока основной памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым .и третьим входа ми блока сдвига, первый - четвертый выходы которого соединены соответственно со нторьм управляющим и со вторым адресным входами блока основной памяти, с адресным и управляющим О входами блока буферной памяти, информационные входы и выходы которого соединены соответственно с четвертым информационным выходом и со вторым информационным входом блока основной памяти, пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с третьим информационным входом блока отображения информации.Блок ранжирования содержит два ре- ЗО гистра, схему сравнения, распределитель импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационным входом первого регистра, с установочным входом триггера и с первьи запускающим входом распределителя импульсов, второй вход блока соединен с первым информационным входом схемы сравнения, второй и 40 третий информационные входы которой соединены соответственно с перным выходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с 45 первыми входами первого и второго элементов И, второй выход распределителя импульсон соединен с управляющим входом схемы сравнения, выход которой соединен с первым блокирующим входом распределителя импульсов, прямой выход триггера соединен со вторым входом второго элемента И и со вторьи запускакщим входом распределителя импульсов, инверсный выход триггера соединен 55 со вторым входом первого элемента И, выход которого соединен с управляющими входами регистров, второй выход первого регистра и выход второго элемента И через третий элемент И фо соединены с информационным входом второго регистра, третий - шестой выходы распределителя импульсов являются соответственно первым, третьим, четвертым и пятым выходами блока, седьмой выход распределителя импульсов через счетчик адреса соединен со вторым выходом блока, третий н.;од которого соединен со вторым блокирующим входом распределителя импульсов, третий запускающий вход которого и гасящий вход триггера соединены с четвертым входом блокаБлок сдвига содержит три счетчика ацреса, регистр адреса, две схе - мы сравнения, два элемента И и распределитель импульсов, причем первый вход блока соединен с информационнычи входами первого, второо счетчиков адреса и регистра адреса, первыеинформационные выходы первого счетчика адреса и регистра а.рЕеса соединены со входами первой схемы сравнения, первый, второй выходы которой соедин.ны с первыми входами соответственно первого и второго элементов И, вторые входы элементов И, вторые входы элементов И соединены со вторым входом блока,первый информационный выход второго счетчика адреса и второй информационный выход первого счетчика адреса соединены со вторым выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первым блокирующим входом распределителя импульсов, выходы первого, второго элементов И и третий вход устройства соединены соответственно с первым, вторым, тре тьим запускающими входами распределителя импульсов, признаконый ныход третьего счетчика адреса соединен со вторым блокирующим входом распределителя импульсов, первый - седьмой выходы распределителя импульсов соединены соответственно с первым, четвертым, пятым выходами блока, со счетным входом третьего счетчика адреса, с управляющими входами первого, второго счетчиков адреса и регистра адреса, информационный выход третьего счетчика адреса является третьим выходом блока. На фиг. 1 представлена структурная схема устройства, на Фиг. 2 - то же, блока ранжирования, на Фиг. 3 то же, блока сдвига.Устройство для упорядочивания данных содержит фиг. 1) блок 1 вспомогательной памяти, буферный регистр 2, блок 3 основной памяти, блок 4 отображения информации, блок 5 набора данных, блок б ранжирования, блок 7 сдвига, блок 8 буферной памяти.Блок ранжирования включает (фиг.2) распределитель 9 импульсов, счетчик 10 адреса, схему 11 сравнения, регистры 12 и 13, триггер 14, элементы И 15-17, второй вход 18, первый вход 19, первый выход 20 первого регистра 12, выход 21 второго регистра 13, второй выхэд 22 перного регистра 12, выход 23 третьего элементаИ 15, шины 24 и 25, вход 26 первогорегистра 12, выход 27 первого элемента И 16, входы 28-30 распределителя 9 импульсов, выхоц 31 распределителя импульсов, вход 32 второгоэлемента И 17, пятый выход 33 блока,первый выход 34 блока, выход 35 распределителя импульсов, третий выходЗб блока, третий вход 37 блока, четвертый выход 38 блока, второй выход39 блока.Блок сдвига содержит ( фиг. 3)распределитель 40 импульсов, счетчики адреса 41-43, регистр 44 адреса,схемы 45 и 46 сравнения, элементыИ 47 и 48, первый вход 49 блока, выход 50 второго счетчика адреса, выход 51 третьего счетчика адреса,выход 52 и вход 53 второго счетчика адреса, выход 54 и 55 третьего 20счетчика адреса, вход 56 и выход 57второй схемы сравнения, четвертыйвыход 58 блока, выход 59 и вход 60регистра адреса, первый выход 61блока, третий вход 62 блока, пятый з 5выход 63 блока, входы 64 и 65 распределителя импульсов, вход 66 и выходы 67 и 68 первой схемы сравнения,второй вход 69 блока, вход 70 первого счетчика адреса, второй выход71 блока,Блок 1 вспомогательной памятиобеспечивает хранение вопросон с вариантами ответов на них на какомлибо машинном носителе с возможностью 5последующего ввода его н ЭВМ для автоматической обработки. В такомблоке могут использоваться различные типы носителей информации, н частности магнитные ленты и магнитныедиски. Блок 3 основной памяти предназначен для хранения информации( вопроса и набора ответов), котораяотображается на экране блока 4. Последний также может иметь свою внутреннюю память для обеспечения индикации (например, при использованииэлектроннолучевой трубки). Блок 5содержит десять цифровых клавиши, о меньшей мере, три клавиши управления; клавишу продолжения выбо- цра (фЗатем"), клавишу окончания выбора (".Пуск" ) и клавишу переход кновому кадру("Вперед" ), состоящемуиз вопроса и набора ответов. Блок бранжирования обеспечивает общее управление процессом, блок 7 сдвигаосуществляет управление собственнопередвижением информации, а блок 8буферной памяти обеспечивает хранение в процессе сдвига одного варианта.ответа - одной строки экрана. ЬО Предлагаемое устройство работает следующим образом.После включения устройства нажимают клавишу перехода к новому кадру,н результате чего блок 5 запуск,1 г регистр 2 и сам становится иа бл киронку (фиг. 1) . Регистр управляет блоком 1 и обеспечивает считывание очередного кадра информации и занесение его (запись) н блок 3 основной памяти. После окончания считывания регистр 2 запускает блок 4. Последний осуществляет индикацию и своем экране информации, поступающей из блока 3 основной памяти, и снимает блокировку и блоке 5. Тем самьм поянляется воэможность дальнейшего нажатия на клавиши, о чем сигнализирует поянление информации на экране.Пусть емкость экрана составляет десять строк, на первой из которых расположен вопрос, а на остальных денять вариантов ответов, имеющих номера от "1" до "9". Если предположить, что н тексте ответов отсутствуют цифры, то опознавание номеров ответов можно производить по кодам цифр ( в противном случае требуется специальный символ для признака номера ответа и разделитель между номером и текстом ответа). В дальнейшем будем считать, что в тексте ответа цифры отсутствуют, сами ответы расположены по порядку возрастания номеров, а номера расположены н начале строки.Так как работа устройства несколь ко отличается для случаев перестанов ки ответа вверх или вниз, то мы рассмотрим их отдельно, хотя способ работы одинаков.Пусть абонент хочет поместить на экране блэка 4 после ответа номер "2" ответ с номером "5". Для этого набирают номер ответа, выбранного первьм, т,е. цифру "2", При этом код последней из блока 5 по входу 19 ( фиг.2 ) заносится в регистр 12. Затем нажимают клавишу продолжения выбора. При этом из блока 5 в блок 6 ранжирования поступает импульс, ко 1. рый по входу 28 передним фронтом запускает распределитель 9 импульсои, а задним фронтом устанавливает в триггер 14 (в исходном состоянии триггер находится в "0"). Так как н момент запуска распределителя 9 и пульсов по шине 30 на него поступает "0" с выхода триггера 14, то сд:и не запускается и после окончания ю: пульса запуска на входе 28 распредР литель 9 импульсов вырабатывает импульс установки номера. Последний ню шине 31 поступает на элементы И 1 и 17. Так как триггер 14 в этот момент уже находится н "1", то срабаты вает элемент И 16, импульс с которо го по шине 27 открывает элемент И 11. В результате содержимое регистра 12 по цепи - шина 22-элемент И 15-шина 23 заносится в регистр 13. В результате в обоих регистрах оказываетН 2 ИЗатем набирают номер ответа,выбранного вторьм,т.е. цифру "5".При этом код последней из блока 5по входу 19 заносится в регистр 12.В результате в регистре 13 оказывается цифра "2", а в регистре 12 5цифра "5" . Далее вновь нажимаютклавишу продолжения выбора. При этомиз блока 5 в блок 6 ранжированиявновь поступает импульс, которыйпо входу 28 запускает распределитель 9 импульсов и подтверждает состояние триггера 14, Так как в моментзапуска распределителя 9 импульсовпо шине 30 на него поступает "1" свыхода триггера 14, то запускаетсясдвиг, Для этого прежде всего распределитель 9 импульсов по выходу 33прекращает работу блока 4, которыйв свою очередь блокирует работу блока 5. Затем распределитель 9 импульсов по шине 35 запускает счетчик 10 20адреса, выход 39 которого подключенк адресному входу блока 3 основнойпамяти. По командам распределителя 9импульсов по выходе 34 в блок 3 основнойпамятИ осуществляется выборка содержимого ячеек по адресу со счетчика 10 адреса. Выбранный код по входу 18 поступает на схему 11 сравнения. В соответствии с управляющим сигналом, поступающим по шине 25 распределителя9 импульсов открывается второйвход схемы 11 сравнения, на которыйпо шине 21 подается содержимое регистра 13. Счетчик 10 адреса последовательно перебирает все адреса блока 3 основной памяти до тех пор,пока содержимое регистра 13 не совпадает с содержимым одной из ячеекблока 3 основной памяти. В этом случае схема 11 сравнения выбаратываетсигнал, который пошине 24 поступает в распределитель 9 импульсов (вблоке 6 ранжирования), Под воздействием этого сигнала последняя вырабатывает сигнал занесения адреса,который по выходу 38 подается в 45блок 7 сдвига. В блоке 7 сдвига сигналзанесения адреса по входу 61 (фиг,3)поступает на распределитель 40 импульсов, который по шине 60 разрешает занесение адреса в регистр 44 50адреса (адрес поступает на вход 49с выхода 39 блока ранжирования).Далее в блоке 6 ранжирования(фиг, 2) вновь запускается счетчик10 адреса и распределитель 9 импульсов по выходу 34 разрешает выборкув блоке 3 основной памяти. Однаков этом случае по шине 25 распределитель 9 импульсов открывает третий входсхемы 11 сравнения так, что содержимое ячеек памяти сравнивается с содержимьы регистра 12, поступающимпо шине 20. В случае сравнения кодов сигнал со схемы 11 сравненияпо шине 24 поступает на распределитель 9 импульсов, который вторично вырабатывает сигнал занесения адреса. Последний с выхода 38 поступает на вход 62 (фиг. 3) и на распределитель 40 импульсов (в блоке 7 сдвига), который по шинам 53 и 70 разрешает занесение адреса в счетчики 42 и 41 соответственно. Распределитель 9 импульоов (фиг.2), кроме того, формирует сигнал запуска сдвига, который с его выхода 36 поступает на блок 7 сдвига. В блоке 7 сдвига сигнал запуска сдвига по входу 69 (фиг. 3) поступает на входы элементов И 47 и 48, другие входы которых шинами 67 и 68 соединены со схемой 45 сравнения. Последняя осуществляет контроль содержимого счетчика 41 и регистра 44 адреса, которое поступает по шинам 66 и 59. Так как в нашем случае в счетчике 41 адреса находится адрес начала ответа с номером "5", а в регистре 44 адреса - адрес ответа с номером "2", и они расположены в порядке возрастания, то содержимое счетчика 41 адреса больше содержимого регистра 44 адреса, в результате чего схема 45 сравнения формирует сигнал (потенциал) на шине 67. Вследствие этогэ сигнал запуска сдвига поступает на распределитель 40 ймпуль - сов по цепи - вход 69-элемент И 47 - ши - на 64 и запускает сдвиг вверх.Сдвиг вверх состоит из трех этапов. На первом этапе вариант ответа с номером "5 (одна строка экрана) передается из блока 3 основой памяти в блок 8 буферной памяти. На втором этапе осуществляется сдвиг содержимого строк в блоке 3 основной памяти так, что вариант ответа с номером "4" передвигается на пятую строку (строка с вопросом имеет нулевой номер), а с номером "3" - на четвертую строку. На третьем этапе вариант ответа с номером "5" из блока 8 буферной памяти заносится в блок 3 основной памяти, причем на третью строку. Таким образом, если до нажатия клавиш информация была расположена в таком порядке (первоначальное расположение); вопрос,"1" ответ, "2" ответ, "3" ответ; "4" ответ, "5" ответ, "6" ответ, то после нажатия клавиш порядок расположения информации в блоке 3 основной памяти и на экране блока 4 изменится; вопрос,"1" ответ, "2" ответ, 5 ответ, "3" ответ; "4" ответ, "6" ответ,Рассмотрим работу блока 7 сдвига (Фиг. 3) подробнее. Для удобства обозначим количество символов в стро. ке экрана через 8+1 (удобно выбирать й), адрес начала строки с ответом номер "2" - через А, а с ответом номер "5" - через В. Тогда содержимое регистра 44 адреса есть А, а счетчиков 41. и 42 адреса - ВНа первом этапе адрес с выхода 51 счетчика 43 поступает на адресный входблока 8 буферной памяти, а с выхода 71 счетчика 41 - на адресный вход блока 3 основной памяти. По командам распределителя 40 импульсов по выходу 61 запускается считывание в блоке 3 основной памяти, а по выходу 58 - запись в блок 8 буферной памяти. При этом содержимое счетчика 43 по шине 55 изменяется от ф 0" (в исходном состоянии этот счетчик сброшен) до й, а счетчика 41 по шине 70 - от В до В + й . Этот процесс оканчивается тогда, когда после прибавления очередной "1" по шине 55, счетчик 43 адреса формирует с игнал окончания переписи, который15 по шине 54 поступает на распределитель 40 импульсов, после чего счетчик 43 гасится. Иа этом первый этап прекращается.На втором этапе вначале сигналом с распределителя 40 импульсов по шине 53 2 О вычитается "1" из содержимого счетчика 42 адреса. Затем по адресу с выхода 50 этого счетчика в блоке 3 основной памяти осуществляется считывание. Выбранный код записывается 25 по новому адресу, который поступает в блок 3 основной памяти с выхода 71 счетчика 41, При этом управление считыванием-записью в блоке Э основной памяти осуществляется по сигналам с выхода 61 распределителя 40 импульсов. После каждого такого цикла переписи содержимое счетчиков 41 и 42 адреса уменьшается на "1" по шинам 70 и 53, Так продолжается до тех пор, пока схема 46 сравнения, в которую информация поступает по шинам 52 и 56, не выдает сигнал совпадения содержимого счетчика 42 и регистра 44 адреса, который по шиь 40 не 57 поступает на распределитель 40 импульсов. В результате содержимое счетчика 42 адреса изменяется от Вдо А, а счетчика 41 адреса - от В + М до А +М+ 1. На этом второй этап прекращается, 45На третьем этапе адрес с выхода 51 счетчика 43 поступает на адресный в ход блока 8 буферной памяти, а с вый хода 71 счетчика 41 - на адресны вход блока 3 оснозной памяти. Распре58 делитель 40 импульсов по выходч запускает считывание в блоке 8 буферной памяти и по выходу 61 запись в блоке 3 основной памяти. Содержимое счетчиков 41 и 43 адреса увеличиватся на "1" после каждого цикла40 переписи сигналами распределителя импульсов, по шинам 70 и 55. Так продолжается до тех пор, пока после прибавления очередной "1" счетчик 43 адреса не сформирует сигнал окон чания переписи, Последний по шине 54 поступает на распределитель 40 импульсов, после чего счетчик 43 гаситВ результате содержимое счетчися.+М+1 ка 41 адреса изменяется от А + цо А + 2 М, + 1, а содержимое счетчика 43 - от 0 до й. На этом сдвигпрекращается и распределитель 40 импульсов формирут сигнал окончаниясдвига, который с выхода 63 поступаетна вход 37 распределителя 9 импульсов в блоке б ранжирования (фиг.2).Последний прежде всего формирует импульс установки номера, Так как триггер 14 находится в "1", то как этоописано ранее содержимое регистра 12передается в регистр 13. В результатею нв обоих регистрах окажется 5После этого распределитель 9 импульсов по выходу 33 запускает блок 4,который в свою очередь снимает сблокировки блок 5, Таким образом, абонент видит на экране после ответа сномером 2 ответ с номером "5" и получает возможность дальнейшей перестановки ответов (ранжирования).Далее набирают номер ответа, выбранного третьим, и вновь нажимаютклавишу продолжения выбора, послечего ответ, выбранный третьим, располагают на экране, и соответственно,в блоке 3 основной памяти вслед завторым. Так, если набирают цифру"4" и нажимают клавишу продолжениявыбора, то образуется следующий поря 1 Ф И И ф Пдок ответов: вопрос; 1 ответ;ответ, "5" ответ, "4" ответ; "3" ответ; "6" ответ,Это выполняется аналогично описанному ранее.Таким образом, мы рассмотревши перестановку ответа вверх.Ранее отмечалось, что работа.устройства несколько отличается для случая перестановки ответа вниз. Рассмотрим эти отличия, исходя из первоначального расположения информациина экране (и, соответственно, в блоке Э основной памяти).Пусть абонент хочет поместить наэкране после ответа номер "5" ответс номером "2". Для этого набираютиф"5" нажимают клавишу продолжецифру юн 2ния выбора, набирают цифру ивновь ннажимают клавишу продолженияиг.2)выбора. При этом в регистре 13 ( фиг,оказывается "5", а в регистре 12"2", так,что к моменту поступлениясигнала запуска сдвига на вход 69блока 7 сдвига (фиг. 3) содержимоесчетчика 41 адреса оказывается меньше содержимого регистра 44 адреса.В результате этого схема сравнения45 формирует сигнал на шине 68. Вследствие этого сигьал запуска сдвигапоступает на распределитель 40 импульсов по цепи - вход 69-элементИ 48-шина 65 и запускает сдвиг вниз.Сдвиг вниз, как и сдвиг вверх,состоит из трех этапов, причем первые этапы в обоих случаях одинаковы.На втором этапе осуществляется сдвиг.содержимого строк в блоке Э основнойпамяти так, что вариант ответа снбмером "3" передвигается на вторуюстрс ку, с номером "4" - на третью,а с номером "5" - на четвертую строку. На третьем этапе вариант ответас номером "2" из блока 8 буфернойпамяти заносится на пятую строкублока 3 основной памяти. Таким образом, после нажатия клавиш устанавливается такой порядок расположенияинформации в кадре: вопрос, "1" ответ, "2" ответ, "б" ответ,Как и ранее, будем считать, чтосодержимое регистра 44 адреса есть А,а счетчиков 41 и 42 адреса - В (этоозначает, что адрес начала строкис ответом номер "2" есть В, а с ответом номер "5" - А). Тогда послепервого этапа в счетчике 41 адреса,как и ранее образуется В + М. На втором этапе вначале сигналом с распределителя 40 импульсов по шине 70 20к содержимому счетчика 41 адресаприбавляется "1". Затем в блоке 3 основной памяти осуществляется сдвигинформации, причем считывание производится по адресу со счетчика 41,а запись - по адресу со счетчика 42.Содержимое счетчика 41 и 42 адресапосле каждого цикла переписи увеличивается на "1" сигналами распределителя 40 импульсов по шинам 70 и 53.Сдвиг прекращается при совпадениисодержимого счетчика 42 адреса ирегистра 44 адреса. В результатесодержимое счетчика 42 адреса изменяется от В до А, а счетчика 41 адреса - от В + М + 1, до А + М + 1,На третьем этапе осуществляетсяперепись содержимого блока 8 буферной памяти в блок 3 основнойпамяти, причем считывание выполняется по содержимому счетчика 43, а запись - по содержимому счетчика 42адреса. В результате содержимоесчетчика 42 адреса изменяется от Адо А + М, а счетчика 43 - от 0 до М.Для прерывания процесса ранжирования набирают номер последнего ответа и нажимают клавишу окончания выбора. После этого, как и ранее, ответ,выбранный последним, располагаютвслед за предыдущим т.е. под ним. Однако при продолжении ранжированияследующий ответ .оставляют на экранеблока 4 (и в блоке 3 основной памяти) на том же самом месте, т.е. какбы начинают ранжирование сначала.Разница заключается в том, что ответы к этому моменту уже могут бытьрасположены не по порядку. При нажатии.клавиши окончания выбора из блока 5 к блок 6 ранжирования (фиг.2)поступает импульс, который по входу 6029 передним Фронтом запускает распределитель 9 импульсов, а задним Фронтом сбрасывает в "0" триггер 14.Так как в момент запуска распредитепя импульсов по шине 30 в нее поступает "1" с выхода триггера 14,то запускается сдвиг, который выполняется так же, как это описано ранее.После сдвига на вход 37 распределителя 9 импульсов поступает сигнал окончания сдвига, в ответ на который онформирует импульс установки номера,Так как триггер 14 в этот момент уженаходится в "0", то по шинам 31 и 32открывается элемент И 17, импульсс которого по шине 26 гасит регистры 12 и 13. Далее работа устройства осуществляется аналогично.1Таким образом, вновь введенныеблоки, узлы и связи позволяют повысить быстродействие известного устройства за счет сокращения затратвремени на ранжирование путем оперативной перестановки ответов в блоке основной памяти и одновременнона экране блока отображения. Одновременно повышается достоверностьинформации за счет увеличения степени нагляцности результатов ранжированияформула изобретения1. Устройство для упорядочения данных, содержащее блок набора данных, первый информационный выход которого соединен с первым информационным входом буферного регистра, блок вспомогательной памяти, вход и выход которого соединены соответственно с первым информационным выходом и вторым информационным входом буферного регистра, блок отображения инФормации, первый и второй информационные входы которого соединены соответственно со вторьи информационным выходом буферного регистра и первьм информационным выходом блока основной памяти, причем второй информационный выход и первый информационный вход блока основной памяти соединены с третьими информационными соответственно входом и выходом буферного регистра, а управляющий вход блока набора данных соединен с выходом блока отображения информации, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит блок буфернои памяти, блок сдвига и блок ранжирования данных, причем второй информационныи ыход блока набора данных соединен с первьи входом блока ранжирования данных,второй и третий входы которого соединены соответственно с третьим информационным выходом блока основной памяти и с первым выходом блока сдвига,первый выход блока ранжирования данных соединон : первым управляющимвходом блока осноынои памяти, второйвыход блока ранжирования соединенс перньм ьдрс оным . ходом блока основнои памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым и третьим входами блока сдвига, первый-четвертый выходы которого соединены соответственно со вторым управляющим и со вторьм адресньм входами блока основной памяти, с адресным и управляющим входами блока буферной памяти, информационные вход и выходы которого соединены соответственно с четвертью информационным выходом и со вторым информационным входом блока основной памяти, пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с тр е тьим информационным входом блока отображения информации.2, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок ранжирования содержит два регистра, схему 20 сравнения, распределитель импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационньм входом первого регистра, с установочным эхо дом триггера и с первым запускающим входом распределителя импульсов, второй вход блока соединен с первым информационным входом схемы сравнения, второй и третий информационные вхо ды которой соединены соответственно с первым ныходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с перньии входами первого и второго э" .ментон И, второй выход распределителя импульсов соединен с управляющим нходом схемы сравнения выход которой соединен с первым блокирующим входом распределителя импульсов, прямой выход триггера соеди. 40 нен со вторым входом второго элемента И и со вторым запускающим входом распределителя импульсов, инверсный выход триггера соединен со вторьм входом первого элемента И, выход 4 которого соединен с управляющими входами регистров, второй выход первого регистра и выход второго элемента И через третий элемент И соединены с информационным входом второго регист- О ра, третий-шестой выходы распределителя импульсов являются соотн -тственно первьм, третьим, четвертым и пятьи выходами блока, седьмой выход распределителя импульсов через счетсик адреса соединен со вторьм выхолом блока, третий вход которого соединен со вторым блокирующим входом распределителя импульсов, третий запускающий вход которого и г 1 сящий вход триггера соединены с четверытм входом блока.3. Устройство ио п,1, о т л и ч аю щ е е с я тем, что блк сдвига содержит три счетчика адреса, регистр адреса, две схемы сравнения,два элемента И и распределитель импульсов, причем первый вход блока соединен с информационными входами первого, вто. рого счетчиков адреса и регистра адреса, первые информационные выходы первого счетчика адреса и регистра адреса соединены со входами первой схемы сравнения, первыи, второй выходы которой соединены с перньми входами соответственно первого и второго элементов И, вторые входы элементов И, соединены со вторым входом блока, первый иьформационный выход второго счетчика адреса и второй информационный ныход первого :четника адреса соединены со нторьм выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первьи блокирующим нхоцом распределителя импульсов, выходы первого, второго элементой И и третий вход устройства соединены соответственно с первьм, нторьм, третьим запускающими входами распределителя импульсов, признаковый выход третьего счетчика адреса соединен со вторьк блокирующим входом распределителя импульсов, перный седьмой ныходы распределителя импульсов соединены соответственно с первьм, четвертьм, пятью выходами блока, со счетным входом третьего счетчика адреса, с упранлякщими входами перво" го, второго счетчиков адреса и регистра адреса, информационный выход третьего счетчика адреса является третьим выходом блока. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 511683, кл. С 06 Г 3/04, 1977. 2. Авторское свидетельство СССР 9 413473, кл, 6 06 Г 3/06, 1976. 3. Патент США У 3760375,кл. 340-172,5, 1976 (прототип).