Устройство для сопряжения

Союз Советскнх СоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ(61) Дополнительное к авт, свид-ву(22) Заявлено 30.05.79 (21) 2799397/18-24с присоединением заявим Ио(51)М. Кл.з 606 Г 3/04 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления для сопряжения основной и терминальной цифровой вычислительной машины.Известны устройства для сопряжения, содержащие блоки согласования,блоки прерывания, блоки буферныхрегистров, блоки режимов обмена, блоки синхронизации обмена, которыеслужат для связи цифровых вычислительных машин в целях увеличениявычислительных мощностей, предварительной обработки исходной информации и расширения языковых возможностей общения человека с машиной 11.Недостаток этих устройств состоит в ограниченной области применения, что обусловлено невоэможностью обмена информации по произвольным адресам,Наиболее близким к предлагаемомупо технической сущности является устройство для сопряжения основной ивспомогательных цифровых вычислительных машин, содержащее блоки прерывания, блок дешифрации адреса командыосновной машины, блок режимов обмена,блок счетчика слогов, блок синхрони зации и управления микрооперациями обмена, регистры слога и имитации, регистры приема и выдачи слова, элементы И приема, считывания и выдачиЬЦНедостатком данного устройства является ограниченная область применения.Цель изобретения является расширение области применения устройства.Поставленная цель достигается тем, что в устройство, содержащее блок переключения режима работ, соединенный первьм входом с первьм выходом блока синхронизации, второй выход которого является первым выходом устройства, блок согласования с мини-ЭВМ, первые вход и выход которого являются первым входом и вторым выходом устройства, второй вход сое" динен с третьим выходом устройства и первым выходом блока переключения режимов работ, вторым выходом соединенного с первым входом с блоком регистра числа, а вторым входом - с первым выходом блока управления обменом, второй выход которого подключен ко входу блока синхронизации, третий выход и первый вход - соответственно к четвертому выходу и вторсиу входу устрой 860045ства, а второй вход - к первому выходу блока ручного ввода, вторым и третьим выхадом соединенного соответственно со вторым входом блока регистра числа и первым входом блока прерываний, второй вход и выход кото рого являются соответственно третьим входом и пятьм выходом устройства, шестой выход и четвертый вход которого соединены соответственно со вторьм выходом блока согласования с мини- ЭВМ и третьим входом блока регистра числа, введены блок формирования разворота адреса и блок регистра адреса, причем первый вход блока Формирования разворота адреса соединен со вторым выходом блока синхронизации, первый выход - с третьим входом блока согласования с мини-ЭВМ, вторые выход и вход - соответственно с первьж и вторьм входами блока регистра адреса, выход которого подключен к четвертому входу блока согласования с мини-ЭВМ, второй вход - к выходу блока регистра числа и пятому входу блока согласования с мини-ЭВМ, а третий вход - с пятым входом устройства.Блок формирования разворота адреса содержит два дешифратора, десять элементов И, три триггера и шесть элементов НЕ, причем входы первого дешифратора подключены соответственно к выходам первого и второго триггеров, а первый, второй и третий выходы - соответственно через первыйо второй и третий элементы НЕ к первьм входам первого, второго и третьего элементов И, вторые входы которых соединены с первым входом блока, выходы первого и второго элементов И подключены соответственно к первым входам четвертого и пятого элементов И, выходами соединенных со вторьи выходом блока, а вторыми входами - с выходом четвертого элемента НЕ, вход которого соединен с первьм выходом третьего триггера и через пятый элемент НЕ с первьм выходом блока, второй выход третьего триггера подключен через шестой элемент НЕ к первому входу шестого элемента И, второй вход и выход которого соединены соответственно с первьюч входом и вторым выходом блока вход второго дешифратора подключей ко второму входу блока, а выход к пЕрвому входу седьмого элемента И, второй вход которого соединен с третьим входом блока, а выход - со вторьзй выходом блока и первыми входами триггеров, второй вход третьего триггера подключен к выходу третьего элемента И, а выход - к первьм входам восьмого и девятого элементов И, выходы которых соединены соответственно со вторыми входами первого и второго триггеров, первый выход второго триггера соединен с первьмвходом десятого элемента И, выходомподключенного ко второму входу восьмого элемента И, а вторым входомко второму входу девятого элементаИ и первому входу блока.На Фиг. 1 приведена блок-схемапредлагаемого устройства; на фиг.2функцирнальная схема блока синхронизации, на Фиг. 3 - то же, блокапереключения режима работ; на фиг.4то же, блока согласования с мини-ЭВМ,на Фиг. 5 - то же, блока формирования разворота адреса.Устройство (фиг,1) осуществляет сопряжение между процессором 1и мини."ЭВМ 2 и содержит блок 3 синх5 ронизации, блок 4 переключения режима работ, блок 5 управления обменом, блок б согласования с мини-ЭВМ,блок 7 регистра числа, блок 8 регистра адреса, блок 9 формирования раз ворота адреса, блок 10 ручного вводаи блок 11 прерываний. Мини-ЭВМ подключается к первому, второму и третьему выходам и первому, третьемуи пятому входам устройства. Процес сор соединяется с четвертым, пятыми шестым выходами и вторым и четвертым входами устройства. 30 35 40 45 50 55 б 0 Блок 3 синхронизации (Фиг, 2) вырабатывает последовательность сигналов, управляющих передачей информации, и включает в себя линии 12задержки, усилители-формирователи 13,согласующие элементы НЕ 14 и триггеры 15.Блок 4 переключения режима работ,запоминающий код операции.и вырабатывающий управляющие потенциалыв зависимости от кода операции, включает в себя элементы И 16, триггеры 17 и элементы НЕ 18,фиг. 3).Блок б согласования с мини-ЭВМ,управляющий передачей кодовой информации и кода адреса между процессором и мини-ЭВМ и согласующий входныевыходные цепи сопряжения, содержитэлемент И 19, элементы НЕ 20 и согласующие усилители 21 (фиг. 4).Блок 9 формирования разворотаадреса (фиг. 5) состоит из элементов И 22, триггеров 23, дешифраторов 24 и элементов НЕ 25,Устройство работает следующимобразом.Устройство работает в трех режимах: в режиме передачи информациииз процессора 1 в мини-ЭВМ 2, в режиме приема информации в процессор 1из мини-ЭВМ 2 и в режиме пульта управления. При наличии в оперативной памяти процессора 1 массива информации, подготовленного для передачи в мини-ЭВМ 2, управляющая программа процессора формирует командуна передачу, которая отсылается изпроцессора 1 на вход блока 5, гдепрсисходит преобразование кода команды ц уиравляющие ;игналы, которые поступают в процессор для считывания информации, н блок 3 для запуска временной диаграммы и в блок 4 для установления режима передачи. Блок 3 посылает сигналы в блоки 4 и 9 и 5 в мини-ЭВМ 2. Блок 4, приняв сигналы из блока 5 и серию тактирующих сигналов из блока 3, выдает в блок 6 и в мини-ЭВМ 2 сигналы разрешения на передачу, в блок 7 сигнал разрешения на прием информации из процессора 1 и в блок 9 сигнал для определения управлякщего кода (признак адреса) . Блок 9, принян сигнал разрешения от блока 4 и тактирующие сигналы от блока 7, посылает в блок 8 сигналы 15 начальной установки регистра адреса. С блока 8 текущий адрес выдаваемой информации поступает в блок б, открытый сигналами из блоков 9 и 4, из которого этот адрес выдается на 20 вход мини-ЭВМ 2. Выдаваемая информация с выхода процессора 1 параллельным кодом принимается блоком 7, открытым сигналом разрешения на передачу с блока 4, с выхода блока 7 5 информация поступает в блок б и далее на информационный вход мини-ЭВМ 2.При записи информации н мини-ЭВМ 2 по произвольньм адресам информация из блока 7 поступает в блок 8 и блок 9. При наличии в передаваемой информации управляющего кода (признака адреса) блок 9 дешифрирует его и выдает в блок 6 сигнал запрета на передачу адреса с блока 8 и информации с блока 7, а на вход блока 8 вццает сигнал сброса регистра адреса и сигнал разрешения на прием последующей информации для формирования адреса. После установки нового адреса в блоке 8 с первого выхода 40 блока 9 снимается сигнал запрета, а со второго выхода - сигнал разрешения на прием информации блоком 8, после чего начинаетея пересчет адреса. 45В режиме приема информации в процессор 1 из мини-ЭВМ 2 инициатором может быть как процессор 1, так и мини-ЭВМ 2. В первом случае управлякщая программа процессора 1 выстав ляет н блок 5 команду приема, где она дешифрируется, и выработанные управляющие сигналы передаются в блоки 3 и 4, в результате чего процессор настраивается на прием, а мини- ЭВМ 2 - на передачу. Передаваемая информация с информационного выхода мини-ЭВМпоступает на вход блока б открытого сигнала на прием с блока 4. С выхода блока б информация поступает на вход процессора 1. Текущий адрес принимаемой информации задается процессором 1, поэтому блоки 8 и 9 заблокированы.В случае, когда инициатором передачи является мини-ЭВМ 2, последняя вццает сигнал прерывания на вход блока 11 прерывания. По этому сигналу,который с выхода блока 11 затем передается на вход процессора, заканчивается очередная операция, и управляющей программой реализуетсяэто прерывание. После этого выполняется режим приема информации в процессор из мини-ЭВМ, описанный ранее.В режиме пульта управления оператор задает режим ручного ввода информации в мини-ЭВМ 2. Текущий адресячейки информации задается с помощьюсветового карандаша, При касании символа на экране электроннолучевой трубки (ЭЛТ) блока 10 световьм карандашом адрес указанного символа поступает на нход блока 8, открытого сигналом разрешения из блока 9. При нажатии клавиш и символьной информации наклавиатуре блока 10 информация поступает на вход блока 7. Одновременнос выхода блока 10 на вход блока 5выдается управляющий сигнал, по которому на вход блока 3 выдается команда запуска временной диаграммы.Передаваемая информация с выхода блока 7 и текущий адрес с выхода блока 8поступают на соответствующие входыблока б, а с выхода этого блокана вход мини-ЭВМ 2. По окончании ручного ввода оператор может при необходимости через блок 11 вызвать прерывание процессора 1. По сигналупрерывания управляющая программа процессора реализует это прерывание ивыставляет команду приема или команду передачи информации в (из) процессор из (в ) мини-ЭЭМ.Блок 9 в процессе работы вырабатывает (в зависимости от управляющегокода) управляющие сигналы разрешенияна формирование произвольного адресав блохе 8 регистра адреса и сигналзапрета выдачи кодовой информациии кода адреса из блока б в мини-ЭВМ2 на время формиронания нового кодаадреса. Когда нет упрагляющего кода,пересчет регистра адреса ведетсяпоследовательно путем прибавления"1" (РА). При наличии н блоке 7 управляющего кода последний поступаетна дешифратор 24 и, пройдя черезэлемент И 22, запоминается на триггере 23 и на время формирования кода адреса. Триггер 23 своим единичным выходом разрешает формированиеуправляющих сигналов разрешенияприема последующей информации изблока 7 регистра числа в блок 8 регистра адреса, которая и будет являться новьм адресом. Одновременно триггер 23 через элемент НЕ 25 блокирует последовательный пересчет адреса. Два последующих приема информации н блок 7, следующих за управляющим кодом, являются составньии частями кода адреса и воспринимаются как новый адрес, с которого должнаразмещаться н запоминающем устройстве мини"ЭВМ последующая информация.Таким образом, предлагаемое устройство обеспечивает обмен информации по произвольньи адресам, что позволяет расширить область применения устройства.формула изобретения1 О1. Устройство для сопряжения, содержащее блок переключения режима работ, соединенный первьи входом с первьи выходом блока синхронизации, второй выход которого является пер ньм выходом устройстна, блок согласования с мини-ЭВХ,.первые вход и выход которого являются первьи входом и вторьаи выходом устройства, второй вход соединен с третьим выходом уст- що ройства и первьи выходом блока переключения режимов работ, вторьи выходом соединенного с первым входом с блоком регистра числа, а нторьи входом - с первьи выходом блока управления обменом, второй выход которого подключен ко входу блока Синхронизации, третий выход и первый вход - соответственно к четвертому выходу и второму входу устройства, а второй вход - к первому выходу блока ручного ввода, вторьи и третьим ныходом соединенного соответственно со вторьм входом блока регистра числа и первым входом блока прерываний, второй вход и выход которого являются соответственно .третьим входом и пятьи выходом устройства, шестой выход и четвертый вход которого соединены соответственно со нторьи выходом блока согласования с мини-ЭВМ 40 и третьим входом блока регистра числа, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, н него введены блок формирования разворота ад реса и блок регистра адреса, причем первый вход блока формирования разворота адреса соединен со нторьи выхо-. доМ блока синхронизации, первый выход - с третьим нходом блока согласования с мини-ЭВМ, вторые выход и вход - соответственно, с первьи и нторьи входами блока регистра адреса, выход которого подключен к четвертому входу блока согласования с мини- ЭВИ, второй вход - к выходу блока регистра числа и пятому входу блокасогласования с мини-ЭВМ, а третийвход - с пятьи входом устройства.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок формирования разворота адреса содержитдна дешифратора, десять элементов Итри триггера и шесть элементов НЕ,причем входы первого дешифратора подключены соответственно к выходампервого и второго триггеров, а первый второй и третий выходы - соответственно через первый, второй итретий элементы НЕ, к первым входампервого, второго и третьего элементов И, вторые входы которых соединены с первьи входом блока, выходы первого и второго элементов И подключены соответственно к первьи входамчетвертого и пятого элементов И, выходами соединенных со вторым выходомблока, а нторьии входами - с выходомчетвертого элемента НЕ, вход которого соединен с первьи выходом третьего триггера и через пятый элемент НЕс первьи выходом блока, второй выходтретьего триггера подключен через шестой элемент НЕ к первому входу шестого элемента И, второй вход и выходкоторого соединены соответственно спервьи входом и вторым выходом блока,вход второго дешифратора подключенко второму входу блока, а выходк первому входу седьмого элемента И,второй вход которого соединен с третьим входом блока, а выход - со вторьи выходом блока и первьии входамитриггеров, второй вход третьего триггера подключен к выходу третьего элемента И, а выход - к первьи входамвосьмого и девятого элементов И, выходы которых соединены соответственносо вторьии входами первого и второготриггеров, первый выход второго триггера соединен с первьи входом десятого элемента И, выходом подключенногоко второму входу восьмого элемента И,а нторьм входом ко второму входу девятого элемента И и первому входублока,Источники информации приНятые во внимание при экспертизе1, Авторское свидетельство СССР 581467, кл. 0063/041975. 2. Авторское свидетельство СССР 9 437075, кл. С 06 Р 15/1619728 б 0045 Фз Юли ка 3Составитель В.Вертлибедактор Ь.Лежинина ТехредМ, Рейвес Корректор М. Пож За иал ППП "Патент", г. Ужгород, ул. Проектная Тираж 745дарственног изобретений ква, Ж-.35,7548/73 ВНИИПИ Го по делам 113035, М