G11C 7/00 — Устройства для записи или считывания информации в цифровых запоминающих устройствах

Номер патента: 1278973

Опубликовано: 23.12.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, формирователь

...соответственно, Ф=О и Ф= 1. При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно, Е и О. Закрытые пятый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питания и общей шины 1 О, обеспечивая тем самым рассивное (третье) состояние выхода 13. Смена управляющего кода 01 на противоположный 1, 0 на входах, соответственно, 11 и 12 переводит схему в режим формирования предзаряда.В зависимости от состояния выхода 13 возможны два варианта переходного процесса:формирование предзаряда из нулевого состояния на выходе 13 - область 1 на фиг. 2; 55формирование предзаряда из единичного состояния на выходе 13 - область 11 на фиг. 2. В первом варианте переходного процесса открывающийся...

Номер патента: 1280449

Опубликовано: 30.12.1986

Авторы: Борухов, Вагнер

МПК: G11C 16/06, G11C 16/10, G11C 7/00 ...

Метки: записи, информации, памяти, полупроводниковые, программатор, элементы

..."Пуск" соответствует началу прожигания перемычки выбранногополупроводникового элемента памяти,т.е. этот сигнал определяет моментначала программирования. 35 Под действием этого сигнала фор.мирователь 30 формирует на выходе 33 импульс, длительность которого ,равна ов и определена для конкретного типа матриц ПЗУ, причем эта длительность должна немного превышать максимально необходимое время прожигания бездефектных элементов памяти о, т.е.ь,40 45 Одновременно с этим по сигналу "Пуск" блок 6 формирует сигнал, обеспечивающий режим программирования элемента памяти и поступающий на разъем 4. Сигнал "Пуск" по шине 13 через открытый элемент И 44 поступает на формирователи импульсов 41 и 46. Формирователь 41 вырабатывает сигнал считывания...

Номер патента: 1280450

Опубликовано: 30.12.1986

Авторы: Ботвиник, Попель, Сахаров, Черняк

МПК: G11C 7/00

Метки: считывания, усилитель

...уровня, превышающего уровень на информационныхвходах 23 и 24, транзистор 11 открывается, а транзисторы 9 и 10 закры. ваются и на выход 14 поступает высокий уровень, а на выход 15 - низкий независимо от состояния информа ционных входов 23 и 24. При поступлении на вход 19 запре та считывания низкого уровня транзистор 11 закрывается, и состояние выходов определяется транзисторами 9 и 1 О в зависимости от состояния информационных входов. При поступлении на 55 информационный вход 23 высокого уровня, а на информационный вход 24 низкого уровня открывается транзистор 9 и закрывается транзистор 10, на вы-,ход 14 поступает низкий уровень, ана выход 15 - высокий. При поступлении противоположной информациименяется состояние транзисторов 9и 10 и...

Номер патента: 1280451

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/4063, G11C 7/00

Метки: адресный, кмдп-транзисторах, формирователь

...для запоминанияадресных сигналов и формирования сигналов, поступающих на дешифраторызапоминающего устройства.Цель изобретения - повышение надежности и быстродействия адресногоформирователя,10После подачи тактового сигналаобеспечивается блокировка информационного входа от внутренних элементов формирователя с помощью выходныхсигналов формирователя.На чертеже дана схема предлагаемого адресного формирователя.Устройство содержит информационный 1 и тактовый 2 входы первый 3и второй 4 выходы, шину питания 5 иобщую шину 6, первый транзистор 7обратной связи и-типа и второй транзистор 8 обратной связи р-типа, пер-Вый 9 и второи 10 инверторы 1 выполненные по типовой схеме на транзисторах 11-14, первый 15 и второй 16двухвходовые элементы...

Номер патента: 1280452

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...с помощью временной диаграммы. В начальный момейт времени 1 начинается изменение напряжений на входных разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (это имеет место в типовых БИС ОЗУ статического типа),=7, И- ,) (1) где 7 - скорость изменения напряжения на входной разрядной шине;- время. В момент времени й, ,когда разность напряжений на входных разрядных шинах 1 и 2 станет достаточной 7 , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение 0, разрешающее передачу информации с первой пары...

Номер патента: 1282217

Опубликовано: 07.01.1987

Автор: Ермолин

МПК: G11C 7/00

Метки: выборки, дешифраторах, обмоткой, общей, токов, трансформаторных, формирования

...ца обмотке 2 цевыбраци;хтрансформаторов 1; 5 - цдггряжецие :5 оперативных запоминающих устройс в,Цель изобретения - увеличениебыстродействия.На фиг. 1 приведен пример пос" роения устройства по предлагаемому способу на фиг. 2 - временная дидг 1 дгя -ма, поясняющая Рго работу,Способ формировация токов выбсрсив трдцсформаторцьгх деЛгфраторах с.общей обмоткой заключается в тол.,что к входным обмоткам всех трацс фор 15маторов де 1 пифратора, кроме вьгбра нов1 Оприклапь 1 вают илпулес 1 цдп 1 р 51 жс цийодной полярности, затем к вхс 5 дньгл с 5 бМОтКаМ ВСЕХ тРаЦС ЭОРМДТОРОВ гггЕШ 514 РД -ТОРа ПРИКЛДДЫВаЮТ И.ПУЛЬСЫ НагР 5 П Ений, полярность которых противоив1ложна первоначальцо к 5 даццым иып 5 гьобмотке 2 выбранного трансформатора, 1 э...

Номер патента: 1283849

Опубликовано: 15.01.1987

Автор: Савельев

МПК: G11C 7/00, G11C 7/24

Метки: блок, запоминающего, информации, считывания, устройства

...50задержкой его на блоке, задержки, Таким образом, если сигнал чтения в момент стробирования превышает некоторый наперед заданный уровень дискриминации, на один из входов элементовИ 14 поступит разрешающий сигнал. Однако на вход элемента ИЛИ 15 и далеена выход блока 16 сигнал "чтения "1"поступит при условии срабатывания хотя бы одного элемента И из элементов И 14. При этом на другие входы элементов И 14 поступают сигналы в определенном сочетании с выходов усилителей 9. Причем образование сигнала на выходе соответствующего дополнительного усилителя 9 воспроизведения произойдет при условии превышениянекоторого уровня дискриминации в немв наперед заданное время стробирования, определяемое блоком 7 задержки. Уровень дискриминации...

Номер патента: 1283850

Опубликовано: 15.01.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00, G11C 7/00

Метки: буферное, запоминающее

...установки триггеры 22 и 23 и счетчик 26 устанавливается через элемент ИЛИ 21 в нулевое состояние. Первый же запрос на запись по входу 7 управления устройства через открытый элемент И 25 установит триггер 22 в единичное состояние, тем самым разрешается прохождение через элемент И 24 на счетчик 26 импульссв с генератора 28, Иа дешнфраторе 27 выделяется состояние счетчика 26, определяющее допустимую задержку информации в блоке 1 памяти. Выходной сигнал дешифратора 27 устанавливает в единич12838 20 25 30 35 3ное состояние триггер 23, сигнал с прямого выхода которого поступит на дополнительный вход элемента ИЛИ 11 и на первом выходе 15 управления устройства сформируется запрос за чтением информации. Если же до момента появления сигнала...

Номер патента: 1305771

Опубликовано: 23.04.1987

Авторы: Глотов, Саримахмудова, Семеняк, Шапошник

МПК: G11C 7/00, G11C 7/10

Метки: буферной, памятью

...выхода 14 поступает на вход 16 счетчика 42 счетчика 3 и добавляет в счетчик единицу. Состояние счетчика 3 с выхода 23 поступает на входы 24 элементов 4 и на вход 25 элемента 5, Один из элементов 4 открывается и пропускает сигнал на выход 26, а также на выход элемента 5. Та схема, которая пропускает сигнал, стробирует свой регистр 6, поэтому информа 13057 ция, поступающая на входы 29 регистров 6, записывается в один из них. Если для данного кода операции не выбраны все операнды, то на вход 9 блока 1 управления поступает из устройства управления сигнал сброса и триггер 33 устанавливается в нулевое состояние. Пришедший новый запрос аналогично предыдущему проходит указанные цепи, записывает следующий операнд в 10 тот регистр, который...

Номер патента: 1307481

Опубликовано: 30.04.1987

Авторы: Антонец, Филатов

МПК: G11C 7/00

Метки: записи, информации, хранения

...(условно показан только один ряд. электромагнитов). Считывание информации осуществляется при помощи магнитоуправляемых датчиков 7, например, датчиков Холла, установленных внутри корпуса 1 у торцов ферромагнитных сердечников 6.Корпус 1 может быть выполнен разьемным. Зазоры между торцами ферромагнитных сердечников 6 и постоянного магнита 2 выбираются таким образом, чтобы между ними сохранялась сила притяжения, достаточная для удержания постоянного магнита 2 в любом . положении в пространстве.Предложенное устройство работает следующим образом.В исходном состоянии все электромагниты 5 обесточены, а постоянный 40 магнит 2 притянут одним из своих торцов к одному из ферромагнитных сердечников 6. Во время работы на один иэ электромагнитов 5...

Номер патента: 1307482

Опубликовано: 30.04.1987

Авторы: Антонец, Филатов

МПК: G11C 7/00

Метки: записи, информации, хранения

...в новом заданномположении.Включением того или иного электромагнита 5 можно получить новое поло жение постоянного магнита 2 в пространстве.При считывании записанной информации включаются все датчики 7, аинформацию выдает только один из них,закрепленный у торца сердечника управляющего электромагнита, на который воздействует поле постоянногомагнита. Ю Формула изобретения 35 Предложенное устройство работает следующим образом.В исходном состоянии все электромагниты 5 обесточены, а постоянный 45 магнит 2 притянут одним из своих Составитель Ю,РозентальТехред В,Кадар Корректор М,1 цароши Редактор А.Гулько Заказ 1637/50 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,...

Номер патента: 1309081

Опубликовано: 07.05.1987

Автор: Ермолин

МПК: G11C 7/00, G11C 7/10

Метки: блокам, обращения, памяти

...выбранной, а остальные невыбранные). При этом по обмоткам 8 г - 8 гпотечет ток, который вызывает появление ЭДС ца обмотках 6 г - 6 гн и 7 г - 7 гкНа выходах 1 г - 11 импульсы ЭДС из-за встречного включения пар обмоток 7, и 7, 7,. и 7, 7 и /гкомпенси. ру)отся, т.е. при подключении к ним резисторов 12, -12 нагрузки токов (помех) в них не будет.Если обмотки 6( - бг совместно с резистором 10 образуют замкнутую цепь, по ней потечет ток, который создает падение напряжения на обмотке 61 трансформатора 5, неработающего Ц)ормирователя 3, выбранной пары. В результате по обмоткам 7, - 7 г выбранной пары трансформаторов при подключении к ней нагрузки 12, потечет ток опроса соответствующей полярности (при выбранном формирователе Зг потечет ток...

Номер патента: 1310896

Опубликовано: 15.05.1987

Авторы: Ботвиник, Черняк

МПК: G11C 11/00, G11C 7/00, G11C 8/14 ...

Метки: запоминающее

...выражениемЧБт 16 Чл - Ч 18где Ч 1 г - напряжение первого опорного ис. точника 18. При выполнении условия: Чвт,)Чвхг, дополнительный ток разряда емкостей разрядных шин вновь выбранного столбца ЭП 20 прекратится, а ток, задаваемый источником 4 тока протекает по цепи: шина питания, коллектор - эмиттер транзистора 16, источник 4 тока, общая шина.Для исключения влияния паразитной емкости первой шины опорного напряжения на время существования дополнительного тока разряда емкостей разрядных шин вновь выбираемого столбца ЭП 20. в формирователь опорных напряжений введен дополнительный транзистор 17 с напряжением на базе, определяемым вторым источником 19 опорного напряжения. Это обеспечивает практически постоянное напряжение на первой шине...

Номер патента: 1319077

Опубликовано: 23.06.1987

Авторы: Дрозд, Карпенко, Лебедь, Малярчук, Минченко, Шабадаш

МПК: G11C 11/4093, G11C 7/00

Метки: запоминающее

...счетчик 3 в исходное нулевое состояние. На вход блока 1 синхронизации поступают тактовые импульсы. Блок 1 вырабатывает сигналы, поступающие соответственно на тактовые входы регистров 2 и 3, тактовые входы счетчика 3 и регистра 7, вход режима (запись/чтение) блоков 6 памяти, Эти сигналы получены из входного сигнала блока 1 синхронизации, например, путем задержки на логических элементах. Временные диаграммы указанных сигналов, (фиг. 2) позволяют детально проследить работу устройства, для случая т =2.Входная последовательность чисел (фиг. 2) поступает на информационные входы входного регистра 2 и принимается в регистр по тактовому сигналу. При этом с выхода входного регистра считывается последовательность а в а в а в а в а в...

Номер патента: 1322371

Опубликовано: 07.07.1987

Авторы: Друз, Рукоданов

МПК: G11C 7/00

Метки: записи, информации, оперативную, память

...первом выходе блока 6 сравнения формируется сигнал Больше, который подготавливает к открыванию элемент И 4. После опроса блока 12 дешифратором 15 в данном цикле начинает работать дешифратор 16. Импульс с первого выхода дешифратора6 открывает элемент И 4 и разрешает запись информации с выходов блока 12 в регистр 1. Импульс с второго выхода дешифратора 16 переписывает код счетчика 8 в регистр 7. Импульс с третьего выхода дешифратора 16 обцуляет счетчик 8 и начинается следующий цикл опроса выходов блока 12 дешифратором 15. В следующих циклах за счет движения носителя число, фиксируемое счетчиком 8, последовательно приближается к истинному числу пробивок данной информационной строки. Причем в каждом последукццем цикле это число счетчика 8...

Номер патента: 1322374

Опубликовано: 07.07.1987

Авторы: Земцовский, Однолько

МПК: G11C 11/40, G11C 7/00

Метки: интегральных, подложки, смещения, схем, формирователь

...низкий потенциал, и на информационную шину 1 О входа - высокий потенциал.По причине емкостной связи напряжение на истоке второго порогового транзистора 2 становится отрицательным, при этом напряжение на затворе второго порогового транзистора 2 становится больше, чем Гвв+Г транзистор 2 открывается и происходит выравнивание напряжений истока второго порогового транзистора 2 и информационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, равное Г, +Г, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 - напряжение, равное ГавТаким образом, конденсатор 6 смещения заряжен до напряжения Г-н=Гэв(Заряд в подложке равен Я = ( К.1 кон ) С= (Гв 1...

Номер патента: 1324068

Опубликовано: 15.07.1987

Авторы: Бородин, Мельников, Паращук

МПК: G11C 29/00, G11C 7/00

Метки: памяти, постоянной

...элемента (а следовательно, и состояние ключа 4) теперь зависит от уровня сигнала на его третьем входе (т.е. на шине 2). Если по шине 2 данных поступает код числа, соответствующий уровню 1, то ключ 4 открывается и напряжение с шины 5 через ограничительный резистор 6 поступает на вход/выход 9 устройства. Если по шине данных 2 поступает код числа, соответствующий уровню О, то ключ 4 закрыт уровнем 0, поступающим на его управляющий вход с выхода элемента И 1, а ключ 14 открыт уровнем 1, поступающим на его управляющий вход с выхода элемента И 20 через элемент ИЛИ 19 (так как на шинах 21 и 3 - уровень 1). При этом вход/выход 9 устройства подключен к общей шине. Таким образом, в зависимости от кода числа, поступающего по шине данных, на...

Номер патента: 1325557

Опубликовано: 23.07.1987

Авторы: Воротинцев, Гиль, Нестерук

МПК: G11C 11/14, G11C 11/155, G11C 7/00 ...

Метки: доменов, магнитных, считывания, цилиндрических

...последовательностей одновременно достигают шевронных аппликаций первых столбцов 15 в первом и втором элементах растяжения ЦМД. Однако информационный бит во втором элементе растяжения ЦМД поступает под активный датчик 7 на 0,5 периода изменения поля управления Н раньше (вектор Ннаходится в положении 1), чем соответствующий бит в первом элементе растяжения, который оказывается под активным магниторезистором 7 при повороте вектора Н в положении 111. Причем к моменту поступления ЦМД первой информационной последовательности к активному датчику 7 первого элемента растяжения одноименный ЦМД из второй информационной последовательности уже покидает активный датчик 7 второго элемента растяжения ЦМД, что исключает компенсацию выходного...

Номер патента: 1336098

Опубликовано: 07.09.1987

Авторы: Авсеев, Балабин

МПК: G11C 7/00, G11C 8/12

Метки: адресный, блок, выборкой, запоминающего, линейной, устройства

...также дешифратор 7, который разрешает выборку одного из ключей блоков 8 и 9.Затем на входы дешифратора 2 и ключи блока 8 подается строб тока первого направления, по которому возбуждается один из выходов дешифратора 2 и выбирает соответствующий транзистор 5, который выбирает соответствующий столбец транзисторов 4, а также этот строб открывает выбранный ключ блока 8. Таким образом, выбирается по базе и эмиттеру один транзистор 4, находящийся на пересечении выбранного столбца и выбранной строки, а группа концов адресных обмоток 3 в этом столбце через открытый ключ блока 8 подключается к шине 11. По цепи: шина 1 О, резистор 6, выбранный транзистор 5, выбранный транзистор 4, адресная обмотка 3, выбранный ключ блока 8, шина 11,...

Номер патента: 1336099

Опубликовано: 07.09.1987

Автор: Землянухин

МПК: G11C 7/00

Метки: выборки, сигналов, формирователь

...1 О и третьей 12 шинам управления режимом приложен низкий потенциал о, а к второй шине 11/ управления режимом - высокий 1),. При таком соотношении сигналов ток от дешифратора адреса по шине 13 запуска замыкается в цепь эмиттера второго транзистора 2 дифференциального каскада и-р-и-типа и далее на шину 5 питчния. Тока в коллекторных цепях первого транзистора дифференциального каскада п-р-п.45 50 55 Формула изобретения 5 10 15 20 25 30 35 40 2типа 1 и транзистора дополнительного ключевого элемента р-п-р-типа 6 нет, т. е. нет падения потенциала на резисторах 3 и 9, следовательно транзистор ключевого элемента р-и-р-типа 5 и транзистор второго выходного каскада и-р-и-типа 8 заперты, поэтому на шине выбора обеспечивается третье состояние...

Номер патента: 1336100

Опубликовано: 07.09.1987

Автор: Денискин

МПК: G11C 7/00

Метки: занесения, запоминающее, информации, модуль, постоянное, программируемое

...импульсапрограммирующего напряжения с первоговхода-выхода а блока 8 на второй входвыход в блока 8 и далее на соответствующий вход-выход адаптера 6. Происходит (или не происходит) запись в соответствующий разряд выбранной ячейкиППЗУ,Далее в формирователь 2 импульсовзаносится код, формирующий импульсы контролирующих напряжений. Эти импульсы свторого выхода блока 5 коммутации поступают на входы адаптера 6. Код с входавыхода адаптера 6 поступает на второйвход-выход в блока 8, на входе которогосохраняется код с выхода регистра 11 записи. 20 25 30 35 40 45 50 55 При совпадении сигналов на входе и втором входе-выходе в блока 8 на его первом входе-выходе а формируется сигнал прерывания, который через шину 9 прерывания поступает в блок 4...

Номер патента: 1345257

Опубликовано: 15.10.1987

Автор: Буй

МПК: G11C 7/00

Метки: записи, сигналов, формирователь

...процессы, аналогичные описанным с момента , однако за счет большей разницы потенциалов междуФормирователь сигналов записи, содержащий ключевой транзистор, передаточный транзистор, нагрузочный транзистор и транзистор накачки, причем затвор ключевого транзистора подключен к затвору нагрузочного транзистора, сток и затвор передаточного транзистора подключены к затвору транзистора накачки и к истоку нагрузочного транзистора, сток нагрузочного транзистора подключен к высоковольтному источнику, исток и сток транзистора накачки соединены, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и надежности формирователя, в него введены второй нагрузочный транзистор, второй ключевой транзистор,3 13452 точками 12 и 13 процессы будут...

Номер патента: 1354247

Опубликовано: 23.11.1987

Автор: Ермолин

МПК: G11C 7/00, G11C 8/12

Метки: выборки, токов, формирования

...дешифратор с общей обмоткой - состоитиз и трансформаторов 1 (и - число выходов дешифратора), каждый из которых З 0содержит входную 2 и выходную 3 обмотки. Все трансформаторы 1 объединены общей обмоткой А, замкнутой на резистор 5 с переменным сопротивлением,Устройство работает следующим образом.Входные токи подаются во входныеобмотки 2 всех трансформаторов 1,кроме выбранного. Эти токи вызываютпоявление импульсов напряжения в об 40мотках 3 и 4 трацсформаторов 1,Павскольку входная обмотка выбранноготрансформатора 1 разомкнута, к вьгходной обмотке 3 этого трансформатора, 1,приложено напряжение, равное сумменапряжений на обмотках невыбранных трансформаторов 1. При подключениинагрузки к выходной обмотке 3 выбранного трансформатора 1 в ней...

Номер патента: 1367040

Опубликовано: 15.01.1988

Авторы: Григорьев, Попель, Черняк

МПК: G11C 7/00, G11C 8/12

Метки: записью-считыванием, запоминающего, информации, полупроводникового, устройства

...диод 39 поступает напряжение высокого уровня. Ток источника 45 тока протекает через транзистор 44, создает равное падение напряжения на резисторах 46 и 47. Через транзисторы 49 и 52 на первый 4 и второй 5 выходы устройства поступают сигналы равного на пряжения (сигналы считывания),При поступлении на первый 1 и второй 2 входы устройства входного напряжения высокого уровня (что соответствует режиму хранения) потенциал на базе транзистора 12 выше потенциала на базе транзистора 13 на величину, равную падению напряжения на прямо- смещенном диоде 30, и выше потенциала на базе транзистора 59 на величину, равную разности падения напряжения на прямосмещенном диоде 30 и половине падения напряжения на прямосмещеннном переходе база - эмиттер...

Номер патента: 1372354

Опубликовано: 07.02.1988

Авторы: Горский, Сюрдяев

МПК: G11C 7/00

Метки: запоминающих, постоянных, программирования, устройств

...запускает генератор на элементах 2 И-НЕ 28 и 29, Тактовые импульсы инвертируются элементом НЕ 21 и поступают на вход триггера 24, повторно инвертируются элементом НЕ 22 и поступают на вход триггера 24, включенного как делитель на два,С выхода триггера 24 тактовые импульсы, пройдя через элемент НЕ 23 и элемент 2 И-Е 26 (схема блокировки) поступают на счетный вход счетчика 17, Триггер 24 разрешает прохождение такта через схему блокировки, если соответствующая последовательности опроса кнопка 20 коммутационного поля (блок 9) не нажата. При этом с выхода элемента 8 И-НЕ 19 на информационный вход триггера 24 поступает сигнал, соответствующий уровню логического 0. Счетчик 17 при поступлении очередного такта инкрементирует. При этом на...

Номер патента: 1372355

Опубликовано: 07.02.1988

Авторы: Абрамов, Кобзев, Смаглий, Федорова

МПК: G06F 13/38, G11C 7/00, G11C 7/06 ...

Метки: буферный, повторитель

...разрешения ввода будут закрыты передающиеусилители 1 и 2 до тех пор, пока непридет активный уровень сигнала синхронизации пассивного устройства пошине 25, который через элементы 12,11 и 16 разрешит передающий усилитель 1,Таким образом, при пассивном уровне сигнала подтверждения выбора нашине 23 усилитель 1 открывается только на время трансляции данных, вводимых из внешнего устройства, Приэтом сигнал синхронизации пассивногоустройства транслируется через усилители 7 и 3, При активном уровнесигнала подтверждения выбора вотсутствие сигнала разрешения вводаоткрыт усилитель 1 и закрыт усилитель 2, По сигналу разрешения вводана шине 22 усилитель 1 закрываетсяУсилитель 2 открывается после прихода сигнала синхронизации пассивногоустройства по...

Номер патента: 1377909

Опубликовано: 28.02.1988

Авторы: Пурэ, Степанов

МПК: G11C 11/401, G11C 7/00, G11C 8/00 ...

Метки: динамической, информации, памяти, регенерацией

...регенерации" (Т р - допустимое время хранения информации в динамической памяти, и - количество строк блока динамической памяти).С приходом очередного сигнала "Запрос регенерации" добавляется "1" к счетчику 3 адресов регенерации, из одноразрядного блока 10 памяти читается содержимое ячейки с адресом, соответствующим счетчику 3 (адресу регенерации очередной строки), и затем в эту ячейку записывается "1", При этом, если из одноразрядного блока 10 памяти читается "0", то значит, что за период Тр к строке с таким адресом было обращение и регенерации этой строки не требуется, если читается "1", то требуется регенерация строкиРабота производится следующим образом (фиг. 1 и 2).Сигнал "Запрос регенерации" с первого выхода блока 1...

Номер патента: 1383445

Опубликовано: 23.03.1988

Авторы: Дрозд, Лацин, Лебедь, Минченко, Полин

МПК: G11C 7/00, H03K 5/06

Метки: задержки, информации, цифровой

...половины такта осуществляется чтение информации, записанной в ячейку накопителя 3 в предыдущем цикле задержки, а во время второй половины такта - запись информации в эту же ячейку, чтение из которой происходит в следующем цикле задержки, Счетчик 1 последовательно перебирает адреса, осуществляя запись слов, поступающих .на входы 8, в ячейки накопителя 3. За п 45 тактов задержки все и слов оказываются последовательно записанными, а и слов предыдущего массива информации в таком же (прямом порядке - считанными из накопителя 3. Фиксация считанного слова в регистре 5 осуществляется задним фронтом синхроимпульсов на входе 7.Если на вход 6 подают сигнал логической единицы, то триггер 4 не блокирует по своему Я-входу и в конце цикла прямой записи...

Номер патента: 1388944

Опубликовано: 15.04.1988

Авторы: Богданов, Лупиков

МПК: G06F 12/02, G11C 7/00, G11C 8/12 ...

Метки: адресных, буферной, памяти, сигналов, формирователь

...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...

Номер патента: 1411821

Опубликовано: 23.07.1988

Авторы: Науман, Нефедов, Шумкина

МПК: G11C 7/00, G11C 7/10

Метки: адресно-разрядных, запоминающего, коммутатор, сердечниках, токов, устройства, ферритовых

...6, создавая току записи обход.ной путь через дополнительную шину2 выборки. Одновременно замыкаютсяпо одному ключу 3 записи в тех разря дах, где должна быть записана "1",Тем самым ток записи протекает через выбранную шину 1 выборки в разрядах, где осущес твляе тс я запись 1и через шину 2 выборки в разрядах ,где осуществляется запись ОТаким образом , в отличие о т и звес тного коммутатора адресноразрядныхтоков , число которых в запоминающемустройстве равно числу ра зр ядов К ,прецложенный коммутатор по зволяе тобойтись одним таким коммутатором .При э том аппаратурные затраты в так ом коммутаторе меньше, чем в К и звестных коммутаторах, и ток потребления меньше в К раз. формула изобретенияКоммутатор адресно-разрядных токов...