Устройство для умножения

(19) (1)51)5 С 06 Р 7/52 НИЯ ЛЬСТВ Н АВТОРСК 9 о 5.ССР986вычислено дл 1 Б 17 18 1 Я Я 1 1 г 1 З 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИСЛНИЕ ИЗО Г 21) 4725103/24Г 22) 01,08.89(57) Изобретение относится ктельной технике и предназнач быстрого умножения двоичных чисел в дополнительных кодах, а также чисел со знаками с контролем по четности, Целью изобретения является расширени функциональных возможностей за счет умножения чисел в дополнительных кодах, а также чисел со знаками. Устройство содержит блок 1 формирования частичных произведений, блок 2 суммирования, четыре блока 5-8 свертки по модулю два и два элемента И 3, 4 2 ил1 Лзобретение относится к вычислительной технике и предназначено длябыстрого умножения двоичных чисел вдополнительных кодах, а также чиселс знаками с контролем по четности.Цель изобретения - расширениефункциональных возможностей за счетумножения чисел в дополнительных кодах, а также чисел с знаками. 10Па Аиг.1 приведена Аункциональнаясхема устройства для умножения; нафиг.2 - массив одноразрядных слагаемых, поступающих на входы блока суммирования и обрабатываемых в нем,,ппя п=щ=8 (п - разрядность множимого,"ш -разрядность множителя).Устройство для умножения Аиг.1)содержит блок 1 Аормирования частичных произведений, блок 2 суммирования,"Оэлементы И 3 и 4, блоки 5-8 сверткипо модулю два, входы 9-11 слагаемыха первого по третье устройства,вход 12 множимого устройства, вход13 множителя устройства, первый 14 25и второй 15- входы настройки устройства, .входы четности множимого 16 имножителя 17 устройства, входы 18-20четкостей слагаемьс с первого потретье устройства, выходы старшей 21и младшей 22 частей результата устройства, выходы четности старшей 23и младшей 24 частей результата устройства и выход 25 признака ошибкиустроиства,Рассмотрим Аункциональное назнаЧение и реализацию блоков и элементов устройства,Блоки 1 и 2 реализуют в устройст"ве функцию наращиваемого умножителя40Р=.Х У + ИК + 1 В случае восьмираз.:рядных сомножителей Х и У первое МИ второе К слагаемое также представляют собой восьмиразрядный двоичныйкод: Третье слагаемое 1. . 70000000),являющееся Аактически единицей, используется для введения в соответствующую весовую позицию конечногопроизведения единицы, преобразующейобратный код множимого множителя)в дополнительный Лиг.2).50Если множимое Х и множитель Упоступают в устройство в виде чиселбез знаков т.е. их старшие разрядыявляются числовыми), то на входы 141Эф" 55и 1 э устроиства должен подаваться,код настройки С=00. Устройство вэтом случае работает в режиме умножения чисел в беззнаковой Аорме. 11 ри этом третье слагаемое 1. не до.:.ноподаваться в устройство, так как ономожет вызывать искажение результатаиз-за его переполнения, и используется в случае перемножения чисел в дополнительных кодах.Если множимое Х и множитель Упоступают в устройство как числа сознаками т.е. их старшие разряды яв-ляются знаковыми), то на входы 14и 15 устройства должен подаватьсякод настройки С=11, Устройство в этом.случае работает в режиме умножениячисел с учетом их знаков,Если в устройство множимое Х подается с знаковым разрядом, а множитель- в виде беззнакового числа, то навходы 14 и 15 устройства должен попаваться код настройки С=01. Если вустройство множимое Х подается в видечисла без знака, а множитель У - сзнаковым разрядом, то на входы 14и 15 устройства должен поступить коднастроики С=10.Все разрядные слагаемые массивакроме разрядов слагаемых 11, К и 1.,формируются в блоке 1 в соответствиис указанными на Аиг.2 логическимивыражениями,Блок 2 суммирования может быть по.-"строен на одноразрядных или многоразрядных двоичных сумматорахс Аункционально.", зависимостью суммы от переноса либо сумматорах с дублирующим пе.реносом, как в известном устройстве.,Если блок 2 суммирования построенна одноразрядных двоичных сумматорахс функциональной зависимостью суммыот переноса или на одноразрядныхдвоичных сумматорах с дублирующимпереносом, то в устройстве обеспечивается обнаружение всех ошибок одиночных и групповых) вызываемых егоодиночной неисправностью. При испол -зовании сумматоров с Аункциональнойзависимостью суммы от переноса навыход переносов блока 2 подаются переносы, а при использовании сумматоровс дублирующим переносом - дублирующие переносы. С помощью элементов И 3 и 4 и первого блока 5 свертки по модулю два на выходе последнего формируется значение предсказываемой четности резуль- тата устройства в соответствии с выражением (предполагается, что число разрядов как в множимом, так и в мно 1689946 6жителе является четным, например п=ш=- 8 или п=8, в=4 и т.п.).Р =С 1 .С 29 РРуЮРЯРО+Р,ЙРс угде С 1, С 2 - разряды кода настройки;Р, Р - четности соответственномножимого Х и множителяу еР,Р 11, Р 1 - четности соответственнопервого И, второго И итретьего 1. слагаемых;Рс - четность переносов блока2 суммирования иличетность дублирующихпереносов блока 2, еслив нем используются сумматоры с дублирующим переносом),В качестве четности Р может использоваться значение старшего разряда третьего слагаемогоВ этомслучае вход 20 устройства подключается к его входу 11 третьего слагаемого.С помощью второго 6 и третьего 7блоков свертки по модулю два в устройстве образуется значение Фактической четности результата отдельнодля старшей и младшей частей результата),.которое сравнивается в четвертом блоке 8 свертки по модулю двас значением нредсказываемой четностирезультата. На основе этого сравненияна выходе 25 устройства вирыбатывается или не вырабатывается сигналошибки.Устройство работает следующим образом.После подачи сомножителей навходы 12 и 13 и кода настройки навходы 14 и 15 устройства в блоке 1Формируются частичные произведения,которые далее поступают в блок 2,где суммируются с учетом весов ихразрядов. Одновременно с этим в блок2 суммирования через входы 9-11 устройства подаются. три слагаемьсс, которые подсуммируются к младшим разрядам произведения сомножителей. После завершения переходного процессав блоке 2 на его выходах суммы образуется результат в однорядном коде,который поступает на выходы 21 и 22устройства. Одновременно с выполнением суммирования в блоке 2 возникающиев нем переносы или дублирующие переносы, если используются сумматоры сдублирующим переносом) поступают начетвертый вход первого блока 5 свертки по модулю два, где осуществляется5 10 15 20 их суммирование по модулю два, Надругие входы этого блока подается произведение значений разрядов кода настройки с выхода элемента И 3 и произведение четностей сомножителей свыхода элемента И 4, а также значениечетностей первого, второго и третьегослагаемых с входов 18-20 устройствасоответственно. На выходе первогоблока 5 свертки по модулю два Формируется предсказанная четность результата, которая в дальнейшем сравнивается на четвертом блоке 8 свертки помодулю два с Фактической четностьюрезультата, образованной на выходахвторого 6 и третьего 7 блоков сверткипо модулю два. В случае несовпадениязначений Фактической и предсказываемой четностей результата на выходе 25устройства вырабатывается сигналошибки.,Формула изобретения25Устройство для умножения, содержащее блок Формирования частичных произведений, блок суммирования, первьн элемент И и четыре блока. свертки по модулю два, причем входы множимого и множителя устройства соединены соответственно с первым и вторым входами блока Формирования частичных произведений, выход которого соединен с первым входом блока суммирования, 35 второй и третий входы которого соединены соответственно с входами первого и второго слагаемых устройства, входы четностей множимого и множителя которого соединены соответственно с первым 40 и вторым входами первого элемента И,выход которого соединен с первым входом первого. блока свертки по модулю два, второй и третий входы которого соединены соответственно с входами 45четности первого и второго слагаемых устройства, выходы старшей и младшей частей результата которого соединены соответственно с выходами старших и мадших разрядов суммы блока суммирования и входами второго и третьего блоков свертки по модулю два, выходы которых соединены соответственно с первым и вторым входами четвертого блока свертки по модулю два и выходами четности старшей и младшей частей результата устройства, выход признака ошибки которого соединен с выходом четвертого блока свертки(7 Х 1 КО К 5 К 4 КЗ К 2 К 5 К 4 КЗ К 2 Р.Х У+)(К+(. Х 6 УО Х 5 УО Х 4 УО ХЗ УО Х 2 УО 11 УО ХО УО Х 7 С 2 э.УО) Х 6 У 1 Х 5 У 1 Х 4 У 1 ХЗ У 1 Х 2 УК Х 1 У 1 ХО У 1Х 5 М Х 4 У 2 ХЗ У 2 Х 2 У 2 Х 1 У 2 ХО 22 Х 7 (С 2 + У 1) Х 6 У 2 Х 7 (С 24 У 2) Х 6 Уз Х 5 УЗ Х 4 УЗ ХЗ УЗ Х 2 УЗ Х 1 УЗ ХО УЗ Х 7 (СзеУЗ) С 1 С 2 У 7СЕ С 2 Х 7С 1 С 2 Х 7 У 7 Х 7 (С 2 ФУ 4) Х 6 У 4 Х 5 У 4 Х 4 У 4 ХЗУ 4 Х 2 У 4 Х 1 У 4 ХОУ 4 Х 7 (С 2 еУ 5) Х 6 У 5 Х 5 У 5 Х 4 У 5 ХЗУ 5 Х 2 У 5 Х 1 У 5 ХО У 5 С 1 С 2 Х 7 У 7Х 7(СЯЭУ 6) Х 6 У 6 Х 5 Х 6 Х 4 Х 6 ХЗ Х 6 Х 2 У 6 Х 1 У 6 ХОУ 6 С 1 С 2 (С 1 ас 2) Х 7,У 7 (С 19 Х 6) У 7 (С 1 ВХ 5) У 7 (С(9 Х 4) У 7 (С(ахз) У 7 (С 1 ех 2) У 7 (С 1 аХ 1) У 7 (С 1 ОХО) )7 Р 15 Р 14 Р 13 Р 12 РП Р 10 РУ Р 8 Р 7 Рб Р 4 Рз РК Р 1 РО Составитель К.Мурзина Редактор И.йулла Техред М.Моргентал Корректор И.МускаЗаказ 3814 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 по модулю два, третий вход которогосоединен с выходом первого блокасвертки по модулю два, четвертыивход которого соединен с выходомпереносов блока суммирования, о т -л и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей за счет умножения чиселв дополнительных кодах, а также чисел со знаками, в него введен второйэлемент И, первый и второй входыкоторого соединены соответственно с третьим и четвертым входами блокаформирования частичных произведенийи первым и вторым входами настройкиустройства, вход третьего слагаемогои вход четности третьего слагаемогокоторого соединены соответственнос четвертым входом блока суммирования и пятым входом первого блокасвертки по модулю два, шестой входкоторого соединен с выходом второгоэлемента И.