Устройство для умножения

(191 . (111 67244 06 Р 1/52 ТЕНИЯ фровой выначено для ставленных может найОДИтЕЛЬНЫх темах. Цельии функцит выполнеения блока вига, двух ора, счетчиЖ.Б. Е рема-Е реме к и И С.Тищишин льство СССРмо сть Х= х мн Е Хь У 1 - ЗНаножителей, о реэультаный двоичо,гд сом итель соотв 1-х разрядо для предста Х У требуе и множчениеТогдата 2=ный коПр в к ления точно ся 2 п-разря доцесс вычется в виде ени ния прои деХ 1 = х ная циф поэиЦИО чно-к-1 - 1-я двоиножимого теме счис Х 1+1 Х 1+ра кода мнной си2 Р;У У)+1 Уифра ко каноническои 1 ия с Основанием У+Р 1 1 Я Д да множите о-к ання ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛ Изобретение относится к цифровой вычислительной технике и предназначено для умножения и сдвига чисел, представленных в двоичной системе счисления, и может найти применение в качестве операционного блока в высокопроизводительных вычислительных машинах и системах.Целью изобретения является расширение функциональных возможностей устройства эа счет выполнения операции сдвига,В устройстве операнды положительныеи числа. представляются в виде А= ; а 121=1 а 1 Е (О, 1), гДе А = а 1 а 2.ап Двоичный и-Разрядный код числа А. Выполнение операции умножения в предлагаемом устройстве, так же как и в известном, основано на таблично-алгоритмическом методе умножения, одНако в отличие от известного в предлагаемом устройстве процесс умножения конвейеризован эа счет совмещения во времени получения элементарных произве(57) Изобретение относится к ци числительной технике и предназ умножения и сдвига чисел, пред в двоичной системе счисления, и ти применение в высокопроизв вычислительных машинах и сис изобретения состоит в расширен ональных воэможностей за сче ния операции сдвига путем введ формирования параметров сд блоков поворота кода, коммутат ка и изменения связей, 6 ил,я суммы частичных пр п п7=(У. Х 1(2 Р) )( 1=1 1=110 Таким образом, процесс умножения состоит из однотипных повторяющихся циклов, Во время очередного )-го цикла )-е/и/участичное произведение У , Х 2 Р вы =1 ичисляется на - = К умножителях, выполрняющих операцию умножения р-разрядного двоичного кода У на р-разрядный двоичный код Х с образованием произведения разрядности 2 р и "собирается" в и 1 р двоично-разрядный код частичного произведения Х У на сумматоре. Наличие регистра частичных произведений при соответствующем управлении позволяет организовать конвейер при вычислении 2, когда в один и тот же момент времени на одном сумматоре формируется частичное произведениде ХУ+1, а на другом сумматоре формируется сумма частичных произвдений 2; -- 2; 1 2" + ХУ причем 2 о = О, 2- 2Выполнение операции сдвига в устройстве основано на том, что операция сдвига влево аналогична умножению сдвигаемого двоичного кода на соответствующую степень числа 2.Пусть д - число сдвигов (т,е число разрядов, на которое необходимо сдвинуть двоичный код), Тогда сдвиг влево будет аналогичен умножению сдвигаемого кода на число 2, При большом д умножение произОводить не выгодно иэ-за большого числа циклов умножения. Поэтому цвоичный код числа сдвигов дешифрируется и полученныи унитарный код разбивается на группы по р разрядов. Пусть в г-й группе р разрядов (г = 1, 2 /р, где 1 а - ближайшее к а целое, такое, что а)а, С - разрядность числа сдвигов О) есть 1(назовем эту группу р разрядов параметром сдвига С) тогда производится умножение на г-ю группу р разрядов с помощью аппаратуры умножителя и г(это число назовем параметром сдвига М, М = г) аппаратный сдвиг на р разрядов,Число сдвигов М на р разрядов отслеживается с помощью счетчика и выполняется на сдвиговом регистре, который может быть реализован, например, с помощью косой передачи.Сдвиг вправо аналогичен сдвигу влево повернутого кода, Поворотом кода бдует называть преобразование следующего вида. Пусть двоичный и-раэрядный код числа В имеет вид В = Ь 1 Ьг.Ьп, тогда после поворота он имеет вид В=ЬП.Ьг ЬьПоэтому при сдвиге вправо сдвигаемый код необходимо повернуть, произвести 15 20 ЗО 35 40 45 50 55 сдвиг влево и снова повернуть полученныйкод.На фиг,1 приведена гтруктурная схемавычислительного устройства; на фиг,2 - пример реализации блока поворота кода; нафиг,З - пример реализации блока формирования параметров сдвигов; на фиг,4-6 - относительные временные диаграммысигналов на выходах блока микропрограммного управления при работе устройстваУстройство содержит (см. фиг.1) регистры множимого 1 и множителя 2, умножители31-3 к, сумматор 4 элементарных произведений, сумматор 5 частичных произведений,блок 6 формирования параметров сдвига,блок 7 микропрограммного результатасчетчик 8, второй блок 9 поворота кода, коммутатор 10 регистры 11 и 12 частичного произведения и результата соответственно,первый блок 13 поворота кода, выходы 1424 блока 7, входы 25 адреса первой микрокоманды, тактовый вход 26 и вход 27окончания операции блока 7, вход 28 числасдвигов устройстваБлок поворота кода 9 (13) содержит(см,фиг,2) содержит первую 29 и вторую 30группы элементов И, группу элементов ИЛИ31.Блок 6 формирования параметров сдвига (см. фиг,З) содержит дешифратор 32, первую 33 и вторую 34 группы элементов ИЛИ,шифратор 35Счетчик 8 предназначен для подсчетавыполняемых сдвигов на р разрядов и циклов умножения и выдачи сигнала о завершении выполнения операций,Блок 9 поворота кода предназначен дляпередачи на регистр множимого 1 множимоиго или сдвигаемого кода Х=х,2 в нормальном виде или с поворотом в зависимости от направления сдвига.Коммутатор 10 предназначен для передачи на регистр множителя 2 множителя или параметра сдвига С.Регистр множимого 1 предназначен для хранения множимого или сдвигаемого кода Х,Регистр множителя 2 сдвиговый. и-разрядный, причем сдвиг осуществляется в сторону младших рдазрядов на р разрядов. Предназначен для хранения множителя У или параметра сдвига С.Умножители 31.3 к предназначены для вычисления очередного элементарного произведения ХУ,= 1К, имеют два р-разрядных входа и 2 р-разрядный выход,Сумматор 4 элементарных произведений -двуухвходовый, п-разрядный, предназдче для формирцзази 1 я стар 1( г рд пядов частин.х цро,1 зведении У 1 Х, 1 - 1,2,К,и+р-рдзрядньй г)егистр ;згтичных произведений 11 преддзнацен для хранения 5частичного произведен;я У,Х, и разрядовкоторого поступают иэ сумма) орд 4 и младшие р разрядов из умножителя 31,Сумматор 5 частичных цооизведениидвухвходовый, пр-разрядный предназнд ичен для сложения двух слагаемыхРегистр результата 12 - и+р-рдэряднь йсдвиговый, причем сдвиг осуцествляется всторону старших разрядов. 11 редназндчендля хранения результатов умножения или 15сдига,Блок поворота кода 13 предназначендля выддчи результата ,полнения опера.ции умножения и сдзи; )дено нормдльном виде или с цс нг)1т )если 1 ни 2 Г)осуществлялся вцрднсПри выполнзнии оп;ции умноженияустройство рдбодзтледсюцим образом,В исходном согтояи регистры 1, 2. 11,12 обнулены (на ф 1 г 1 ц ги сГзрссд и питания не показаны), По синалдм блока 7 (ндвыходах 16, 17, 13, 24 18) 1 ножимое Х черезблок 9 поворота код; принилается нд регистр множимого 1, мн )житель У через кслмутатор 10 принилается нд оегистр 30множителя 2 и из бло д 7 н счетчик 8 принимаегся число циклов улнсженияВ каждом цикле улножения Х на очереднь е р рдзрядсн нд упрднлясние входы поступают сигзалы гдк, кдк это 35показано нд ф 1 4 Число циклон углножения равно К ирВ первом ( - 1) цикле по сигналу навыходе 21 блока 7 нд умнсжителях 313 кпроисходит формирование К элелентдрныхпроизведений Х,У, - ,1 = 1, 2, К, а гзо сигндлу наа выходе 20 блока 7 они "ссГираются"нд сулмдторе 4 и чдг ое прозгедение записьвается на реи,р 1, од озреленнопроисходит сдвиг мзс,сителя на р разрядов 45в регистре 1 с. ит:;,; 2В последующих циклах происходит умножение Х нд очереднье р рдзрядогз У содновременным сло)кениел частичногопроизведения с содеГсд;иел;.ег 1 стра 12,сдвинутыл нд р разрядов е,ороу младших разрядов с пслоцью косой передачи ндсумматоре 5 по си н:з. у нд г.хг.,;е 21 блокауправления, здтел "сборка" очередного частичного п 1 эоизнедГн 1 яд Гулмдторе 4 иприем его нд ре;игтр 11 с од онременнымсдвигом нд р рдз 1 л,зг" сдпр, илого регистра 2, а затем принл в старшие р разрядоврегистра 2 ллддих р разрядов регистра 12по сигналу нз:зы.соде 19 блока управления. В кд кдпм ц 1 клс 1 ножгнич одонре - 1,ННО С СИдЛЗ 1 з ВЫХОДЕ 21 бЗЛГ)сд 7 цс си нэлдм нд зьходе 15 цроисодит счет циклонд с етчикеПосле завершения слож.ния нд сумматоре 5 н заследивл о 1 кле : К) нд регзстре 12 оказывается ц р сздршис разрядов хода произведения д нд ре истре 2 и-р млддшис рдзрядг)н к)дд прсизнеденияОб окончании операции улножен 1 я сигнализирует счет и.При выполнении сгердции сдзига влезгз уст ройгтно рдбоздг т следующим образомВ исходном сссзсяниц регистры 1, 2, 11, 12 сбнулены. Нд упрднляюц 1 ие входы поступают синдлы здк. кдк это показанод фиг.5Го сигналам блока 7 на выходах (16, 17 18, 23, 24 сднигделый ;сд через блок цонпротд кода 9 в норлдльном виде зринилдется нд регистр 1 на регисгр 2 через ксглмутдтор 10 принимается гдр 1 зр сдвига С и н гчетчи, 8 - параметр сдвига М.Вгтем по сигналу на выходе 21 блока управления 7 нд умножиелях 31,3 к происходит формирсздниз К элементарных произзеден 1 и Х,С,1, 2,К. д по синдлу на выходе 20 блока 7 они "собираотся" на сумматоре 4 и частичное цроизнедение здполиндетсч нд регистре 11, Затем цо си ндлу на выходе 21 происходит сложение частичного произведения с нулем и запоминание результата на регистре 12.По сигн;злам нд выходе 15 гзроисходит нег)Гоодимое число сдв 1 он влево нд р рдзрядсн с одновременной цоддчеи синдлов нд сченыи вход счетчика зо сигналал нд выходе 22 блока 7 Го окгнчдзии сдвига результдт оказывается в п младших разряд;з,с регисзра 1211 ри зыцолнении операции сдвига впрано нд управляющие входь цогтупдот сигналы г;зк кдк это цокдзднс н; фи.б Отличие от гднига влево заключдзгся н том, что по с", ндлдм (16, 17.3, 24 18) .днигд мыи код че 1);з блок 9 поворота кода с поворотом цр 1 имдется в регистр 1Далее процесс повторчетг.я дндлогично сдн у влево.По окончании операции сднид результат снилается с регистра 12 через блок 13 поюротд кода и с поворотом ксдд.Формула изобретенияУстройство для умножения содержащее регистры лножимсгс и лножителя, К умнов ителей (К = и/р, где ц разрядность операндов, р - количестзо одновременно обрабатываемых разрядов операнда), сумлатор элементарных цр.)иеленй 1. ре 1672441гистр частичных произведений, сумматор частичных произведений, регистр произведения и блок микропрограммного результата, причем вход первого сомножителя каждого умножителя соединен с выходом соответствующих р разрядов регистра множимого, а вход второго сомножителя - с выходом р младших разрядов ре. истра множителя, входы разрядов первого слагаемого сумматора элементарных произведений соединен соответственно с выходами р старших разрядов каждого умножителя, выходы р младших разрядов 1-го умножителя Д = 2,К) соединены соответственно с входами (р - р)-х разрядов второго слагаемого сумматора элементарных произведений, выходы р младших разрядов первого умножителя соединены соответственно с входами р младших разрядов регистра частичных произведений, входы последующих разрядов которого соединены с выходами соответствующих разрядов сумматора элементарных произведений, а выход - с входом первого слагаемого сумматора частичных произведений, вход второго слагаемого которого соединен с выходом регистра результата, информационный вход которого соединен с выходом сумматора частичных произведений, вход разрешения суммирования которого соединен с входом записи регистра результата, управляющим входом К умножителей и первым выходом блока микропрограммного управления, второй выход которого соединен с входом записи регистра множимого и первым входом записи регистра множителя, вход сдвига которого соединен с входом записи регистра частичных произведений, входом разрешения суммирования сумматора элементарных произведений и третьим выходом блока микропрограммного управления, четвертый выход которого соединен с входом сдвига регистра результата, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ ных возможностей за счет выполнения операции сдвига, в него введены блок формирования параметров сдвига, первый и второй блоки поворота кода, коммутатор и счетчик, вход установки которого соединен с пятым выходом блока микропрограммного управления и первым выходом блока формирования параметров сдвига, второй 10 15 20 25 30 35 40 выход которого соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с входом множителя устройства, а выход - с первым информационным входом регистра множителя, второй информационный вход которого соединен с выходом р младших разрядов регистра результата, а второй вход записи - с шестым выходом блока микропрограммного управления, второй выход которого соединен с информационным входом счетчика, счетный вход и выход которого соединены соответственно с седьмым выходом и входом окончания операции блока микропрограммного управления, восьмои и девятый выходы которого соединены соответственно с первым и вторым управляющими входами коммутатора, выход регистра результата соединен с информационным входом первого блока поворота кода, выход которого соединен с выходом устройства, а первый и второй управляющие входы - соответственно с десятым и одиннадцатым выходами блока микропрограммного управления и первым и вторым управляющими входами второго блока поворота кода, информационный вход которого соединен с входом множимого устройства, а выход - с информационным входом регистра множимого, вход кода операции и управляющий вход устройства соединены соответственно с входом адреса первой микрокоманды и тактовым входом блока микропрограммного управления, вход блока формирования параметров сдвига соединен с входом числа сдвигов устройства.1672441 Фа 4 Ьполлатичегкое Ьрвяд оставител ехред М.М Редактор А.Б ванно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 ои аз 2840 ВНИИПИ Госудэ Рфкодцблошка ул.пайления Вью одыйл Ола уопаВле. ииРЩ Тираж 376енного комитета13035, Москва, Ж