Управляемый арифметический модуль

Союз Советских Социалистических Реслуолик(22) Заявлено 23.10.73 (21) 1964620/18-2 51) М. Кл. б 0617/50 рисоединением заявк Государственный комитет овета Министров СССР(54) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕ МОДУЛЬ Изобретение относится к области вычцс лительцой техники и предназначено для ис 1 пользования в качестве типового элемента при реализации узлов цифровых машин методами интегральной технологии. 5Известен управляемый арифметический модуль, содержащий первую логическую схему, выполненную па элементах И, ИЛИ и НЕ, вторую логическую схему, выполненную ца элементах И и элементе ИЛИ, логические и управляющие входы, триггер, входы которого соединены с выходамц выходных элементов ИЛИ первой логической схемы, а едицичць 1 й выход соединен со входами первого, второго и третьего элементов 15 И второй логической схемы и входом пс 1 звого элемента И первой логической схемы. Воды второго элемента И первой лоп 1 ческой схемы соединены с первым управляю щим ц,первым логическим входамц модуля. 20 Входы третьего элемецта И первой лоп 1 чсской схемы соединены со вторым управля 1 ощих,и вторым логическим входамц модуля. Третий управляющий вход модуля соедццсц со,входом четвертого элемента И перзой 25 логической схемы, четвертый - со входом первого элемецта И второй логической схемы, выход которого соединен с первым выходом модуля. Третий логический вход модуля соединен со входамц первого элемента НЕ, ЗО первого элемента 11 первой логической схемы и третьего элсмсцтд 11 второй логической схемы, чстзсртый - со гходом зтоого элемента И второй логической схемы. Выходы второго и третьего элсмечтов И первой лог 1 гчсской схемы соединены со входамп се первого элсмсцтд 11 Л 11. Выходы второго,ц третьего элементов 11. зторой логической схемы соединены со входдмц ее элемента 11 ЛИ, выходы четвертого и;тятого элемсцтов 11:1 срзой логи)1 сской схемы соединены со входамц сс первого зыходцого элемента 11 Л 11, выходы .1 срзого, шестого, седы 1 ого 11 зосы 1 ого элсмецтоз 11 первой логической схсмы сосд:111 с:1 ы со зхадамц ее второго зыходцого элсмс)1 тд 11,111.Этот модуль реализует о 1 ср;1 ццц логи)1 сского сложения ц умцожецця, сдзига 11.1 фо,- маццц влево ц з.1 рдво, др 11 фметц 1 сско 1 о сложения ц сложс 11 ця по модул 1 о дзд, 11 р:1 смд прямым ц обрат;1 ым кодом и зыддчц содсржюого памяти мо;1 уля.Недостатком этого модуля является избыточное число элемецтов, связей ц:)ходов модуля, а также организация цослсдоздтсль:1 ого переноса прп сложсццц, что уелок:1 яст модуль ц снижает его быстродействие.Цель изобретения - - уцрощсццс устройства и повышение его быстродсцствця.Эта цель достигается тем, что единичный:ыход триггера соединен со входом шсстого элемента И первой логической схемы, нулевой - со входами седьмого и восьмого элементов И первой логической схемы, В первой логической схемепервыйи второй управляющие входы модуля соединены со входами второго элемента ИЛИ, выход которого соединен со входом пятого элемента И. Второй вход последнего соединен через второй элемент НЕ с выходом первого элемента ИЛИ, соединенного также со входом второго выходного элемента ИЛИ, выход которого соединен через третий элемент НЕ со зторым входом чстзертого элемента И. Третий логический вход модуля соединен со входом восьмого элемента И первой логической схемы и входом четвертого элемента И второй логической схвмы, выход которогО соединен со входом ее элемента ИЛИ, к выходу которого подклнюен второй выход модуля. Выход первого элемента НЕ соединен со зходами шестого и седьмого элементов И первой логической схемы. Четвертый лотцческий,вход модуля соединен со входамц седьмого элемента И первой логической схемы, четвертого элемента И второй логической схемы и четвертого элемента НЕ, выход которого соедлшец со входами восьмого элемента И первой логической схемы. Пятый управляюгццй вход модуля соединен со входом шестого элемента И и входом пятого элемента 1-1 Е, выход которого содив нен со входом перьвого элемента И перзой логической схемы. 1 цестой управляющий вход модуля соединен со входами второго, третьего ги четвертого элементов И второй лог.;чсской схемы.Это позволяет упростить схему модуля, а также повысить его быстродействие за с;с.": то-о. что сигнал переноса в следующий разряд образуется одновременно с операцией "ложецця.Схема модуля изображена на чертеже..Цолуль содержит твиггер 1, элем кты НЕ 2 - 6, элементы И 7 - 18, элемент, ИЛИ 9 - 23, входы 24 - 33 ц гьходы 34 - э.Элементы 2 - 6, 7 - 14, 19 - 22 объединены г, псовую логическую схему 36, а элемскть: 16 - 18, 23 - во,вторую логическую схему 37,Входы 2/, 28, 30 ц Л являются логическими, а входы 26, 26, 24, 29, 2 и 33 - управляющимии.На зходы модуля подаются следующие сигналы:а - 1-и разряд оператора (вход 28), (;.- содержимое соседнего младшего разряда (вход Л),- содержимое соседнего старшего разряда (вход 30).На входы 26, 27 подаются сигналы переноса из младшего разряда У;, и другие перемечцые и константы в зазисимости от реализуемой функции.Соотзет" тзующая подача управляющих оигналоз обеспечивает выполнение модулем операций логического сложения, сдвига вправо ц влево, логического умножения, арифметического сложения и сложения по модулю дза, приема прямым и обратным кодами ц5 выдачи содержимого триггера 1 на выход 34,Модуль работает следующим образом.При подаче на вход 28 сигнала а;, на вход27 константы 0 ц ца вход 26 сигнала а; ца выходе элемента ИЛИ 19 реализуется функция1 = и Я; х/ а Д; ; и Я, - - а; х/ /,5 которая устацазлизает на тпиггепе 1 зезхльтат, равньш логичеокой сумме величин а; и Я;.При этом сигналы на входах 29, 32 и 33 разкы 0.При подаче сигнала Я, на вход 31 и константына управляющий вход 33 величина Я,: ., проходит через элементы 14, 22,ц 19ка зход установки триггера 1 з 1. ПриЯ,: =0 на выходе элемента НЕ 6 присутствует единичный сигнал, который разрешаетпрохождение константы 1 со входа 33 через элемент И 12 ца вход ,стацовки з Отриггера 1. Это соответствует гюступлению содержимого соседнего младшего ( - 1)-го разряда аоцфметцчсской схемы з К-й разряд, т, е.ЗО сдзцгу вправо.П ц выполнении агой операции ситца-ы цавходах 26, 27 и 28 равны 1. на зходах 29,32 - О,Сдвиг влево происходит аналоги шо прцподаче константына упразляющчй вход32. Величина //;, проходит через элементы1, 22 и 19 на вход установки з 1 трцггера1. При О;,:= 0 сигнал на входе 32 через элементы 21, 12 и 20 поступает на зход установ 45 кц трц.:ела 1 з О. Грц этом ца входах 26,2/ и 28 сигналы пьзць .1, а:.:а зходах 2/т 3 - О.Для озгзццзацци операццч,огц"ского.множа:шя; г входы 27, 8 подается сцгпа45 т, на зхэды 26, 32 ц 33 - константа О. ака вход 29 - константа 1. Прц этом ца зь;- хоте эдеме;гга ИЛ 11 19 реализ;ется зелцчц; а а; Я;. Пзи и; Я, = -триггер 1 устаназлцзаетл в е,;цнцшое состояние. прц а; Я: =О50 сигнал кз выходе элемента НЕ б через элементы 11, 20 устацавлцза;от триггер з нулевое состояние.Для организации операций арифметического сложения на вход 28 поступает сигнал аца вход 27 - сигнал Л; ь ца вход 26 - сигнал 2;. ь ка входы 32, 33 - константа О,на входь. 26, 29 - константа 1. При этомна выходе элемента ИЛИ 19 реализуетсяфункция601 = а Д 2 -/ а 42;х/ад,Л / ад.у.,которая представляет собой сумму по модулю дза от переменных а;, Я,;, Л; . При 1= 1 триг 65 гер 1 устанавливается з 1, а при 1 = 0 трцг 487387=аД, х/аД;,Предмет изооретенця гср 1 через элементы 5, 11, 0 уста;азлзсст - ся з О. Одновременно с реализацией фснкции 1 ца выходе элемента 19 сигнал переноса формируется на выходе 34 модуля при цхлощи элементов 16, 17, 18 и 23. Таким образом, з модуле реализуется параллельный перенос, что позволяет повысить быстродействие модул 5.Дгя сложения по модулю лва на вхолы 26, 28 подается сигнал а;, на вход 27 - сигнал с; на вход 32, 33 - константа О, а ца вход 29 - константа 1. При этом на выходе элемента 19 реализуется функция 1 которая представляет собой сумму по модулю два от переменных а и Я,. При 1=триггер устанавливается в ед 5 яичное состояние, а при 1=0 еди 5 нишый сигнал ца выходе элемента 5 через элементы 11, 20 устанавливает триггер в нулевое состояние.Дгя приема информациц прямым колом ца вход 28,подается аигнаг а;, ца входы 26, 27, 32 и 33 - константа О, а на вход 29 - кон - станта ,Переменная а; наступает на выход элсмг:- та 19. При а; =1 триггер 1 устанавливается в единичное состояние, а при а;=0 триггер через элементы 5, 11, 20 - в нулевое.Лцалогично происходит прием информации обратным кодом. При этом на вхол 28 подается сигнал и;, на входы 26, 27, 29 - константа 1, а на входы 32 и 33 - константа О.Для выдачи содержимого триггера 1 на выхол 4,модуля на входы 24, 26, 27 и 28 подается константа 1, а на входы 29, 32, и 33 - константа О, При этом содержимое триггера 1 через элемент И 15 поступает на выход 34 модуля. Операция выдачи может быть зыполпена одновременно с любой рассмотренной вышс операцией.Содержимое триггера может быть стерто разлцчнымц способами, в частности при выполнении операции приема прямым колом при цулезом сигнале;а зхоле 28. Управляемы: арифметический модуль, содержащий первую логическую схему, зыполненцуо на элементах И, ИЛИ, НЕ, вторую логическую схему. зыполнецнуО ца элементах И и элементе ИЛИ. логические и управляющие входы, триггер, входы которого соединены с выходами выходных эл менто" ИЛИ первой логической схемы, а слиничный выход - со входами первого, второго и третьего элементов И второй логической схемы и входом первого элемента И первой логической схемь зхолы которого элемента И первой логической схемы соединены с первым управляющим и первым логическим 5 о 15 20 зо 35 4 О 45 50 55 со 65 зхэламц модуля, зхолы третьего элемента И :ерзой логической схемы соединены со вто рь.м упразляющъ и Вторым логческим зхолами модуля, третий управляющий вход соединен с зходамц четвертого элеиента И первой логическоц схемы, четвертый управляющцй вход модуля соелцнец со входом первого элемента И второй логической схемы, выход которого соединен с первым выхолом модуля, третий логический вход соединен со входамц первого элемента НЕ, первого эломента И первой логической схемы ц третьего элемента И второй логической схемы, четвертьц логический вход модуля соединен со входом второго элемента И второй логической схемы, выходы второго ц третьего элемсцтоз И первой логцческой схемы соедвены со входами ее первого элемента ИЛИ, выходы второго ц третьего элементов 11 второй логической схемы соединены со входами се элемента ИЛИ, выхолы четвертого ц пятого эле, с.тоз И первой логической схемы соединены со вхоламц ее первого выходного эле.,5 ецта ИЛИ, выходы первого, шестого, ссльмого и восьмого элементов И первой логической схемы соединены со входамп ее второго выходого элемента 1 ЛИ, о т л цч а ю щ и й с я тем, что, с целью упрощения устройства и повышения его быстродействия, едцццшый выход триггера соелшен со входом шестого элемента И первой логцче" кой схемы. нулевой - со входамц седьмого и восьмого элементов 11 первой логической схемы: з первой логцчеокой схеме первый,ц второй управляющие входы модуля соед 5 шецы со входами второго элемента ИЛИ, выход которого сосдццсц со входом пятого элемента 11; второй зхол последнего соединен через второй элвмспт НЕ с выходом первого элемента ИЛИ, сослцценцого также со входом второго выходюго элемента ИЛИ, зыхол которого соединен через третий элемецт НЕ со вторым входом четвертого элемента И; третий логический вход модуля соелцнен со входом восьмого элемента И первой логической схемь 1 ц входом четвертого элемента И зтоРой ЛОГЦЧЕСКОй СЕл Ы, ВЪ 1 ХОЛ КОТОРОГО СОЕЛИ- цен со входом ес элемента ИЛ 11, к зь 5 холу которого подключен второй выхол модуля; вь 5 ход первого элемента НЕ сослш 1 ен со зходамц шестого и сельмого элементов 11 первой логцческой схемы; четвертый ло.ц скцй вход модуля соел.ше: Со вхоламц сель- мого элемента 11 перзой лОгическОЙ сс.ь 1 ь, четвертого элемента И втопой логической схемы и четвертого элемента НЕ, выхол которого соединен со зходамп восьмого элемент" 11 пепзой логической схемы; пятый мпгазляю.ций зхол мод,ля соез;инеи со входом шестого элемента 11 ц вОдом пятого элемента НЕ, зьхол которого соединен со входом псрзого элемента Л 1 первой логической схемы; шестой управляющий вход модуля сое - динен со зходамц второго, третьего и четвертого элементов И второй логической схемь.Изд. Государств по дел Москва, ставитель В. ИгнатущенкТехред Т, Миронова79еппого комитет ам изобретений )К, Раушска ТиражСовета М открытийнаб., д. 4 Ь,орректоп В. Гутман 9 Подписное нистров СССР