Формирователь суммы на мдп-транзисторах

(11) 516038 Союз Советских Социалистических Республик. свид-в ополнительное к а 51) .1, Кл.з 6 06 Г 7 5 2) Заявлено 22.12.72 (21) 186651624 с присоединением зая Государственный комитет Совета Министров СССР ло делам изобретений 3) Приоритетовано 30.05.76. Бюллетень ЛЬ 2убликования описания 06.07.76 Опубл крытий та 2) Авторы изобретения. Кукин и Г. В, Милославский 1) Заявитель МИРОВАТ УММЫ НА МДП-ТРАНЗИСТОРАХ(5,1 Устройство относится к вычислительной технике и может быть использовано для построения арифметических устройств в универсальных и специализированных вычислительных машинах,Известен формирователь суммы на МДП- транзисторах, содержащий две группы логических схем формирования частичных сумм, в которых четыре транзистора, образующих первую группу, истоками соединены с первой шиной питания, затворами соответственно - с шинами прямого и инверсного значений кодов двух слагаемых, стоками два транзистора этой группы соединены с истоками нагрузочного и проходного транзисторов и со стоками двух пар транзисторов второй группы, другие два транзистора первой группы стоками соединены с истоками двух транзисторов, образующих вторую группу, затворы которых соединены с шинами прямого и инверсного значений кодов третьего числа, Сток первого проходного транзистора подключен к стоку первого ключевого транзистора и к истоку третьего нагрузочного и блокировочного транзисторов, а стоки и затворы всех нагрузочных транзисторов объединены и подключены к второй шине питания.Известный формирователь суммы содержит большое количество элементов и сложную схему соединений,Целью изобретен гя является упрощениеустройства.С этой целью формирователь суммы выполнен по двухтактной схеме, в которой второй проходной транзистор соединен с затвором третьего клпочевого транзистора, исток которого соединен с истоками первых двух ключевых транзисторов н с затворами проходных транзп:торов п подключен к первой шине так- О товых импульсов, сток третьего ключевоготранзистора соединен со стоком второго кл 1 очевого транзистора, с затвором первого ключевого транзистора и с истоком четвертого нагрузочного транзистора, а затвор блокпро вочного транзистора, стоком подключенный кзатвору второго ключевого транзистора, сосдинен с второй ииной тактовых импульсов.На фиг. 1 показана схема предлагаемогоформирователя; на фпг. 2 приведена времсн- О ная диаграмма подачи на формировательдвух последовательностей тактовых импульсов.Формирователь содержит логические транзисторы 1 5 и нагрузочный транзистор 6, реализующие операцию 1=ас+ас+в, логические транзисторы 1, 2, 7, 8 и 9, нагрузочный транзистор 10, реализующие операцию ,=ас+ас+в; проходные транзисторы 11 и О 12; триггер хранения суммы, образованныйпервым и вторым ключевыми транзисторами 13 и 14, нагрузочными транзисторами 15, 1 б и блокировочным транзи тором 17, и третий ключевой транзистор 18. Причем ключевой транзистор 18 одновременно с ключевым транзистором 14 триггера хранения суммы выполняет операцию получения значения суммы 5=+2 Проходной транзистор 11 соединяет выход логической схемы, реализующей операцию /1, с нулевым плечом триггера суммы (сток первого ключсвого транзистора), а проходной транзистор 12 - выход логической схемы, рсализуОщсй операцию /2, с затвором трсего ключевого транзистора 18, исток которого подклкчсн к истоку второго клОчсвого транзис 013 а, с с 10 к к сток второго клочевого транзистора. Затворы проходных транзисторов, истоки всех ключевых транзисторов подключены к шине первой последовательности тактовых импульсов 19, а затвор блокировочного транзистора 17 - к второй последовательности тактовых импульсов 20. Истоки транзи торов 1 и 2 связаны с первой шиной питания 21, а нагрузочные транзисторы 6, 10, 15 и 1 б затворами и стоками подключены к второй шине питания 22.В режиме хранения информации (до момента времени г И 1 иг. 2). Высокий уровень напряжения по шине 19 поддерживает в закрытом состоянии проходные транзисторы 11 и 12 и в открытом состоянии - ключевые транзисторы 13, 14 и 18. Блокировочный транзистор 17 в это время открыт по затвору отрицательным уровнем напряжения по шине ".,О. Благодаря этому триггер суммы способен ранить информацию при условии подачи потоянного напряжения - Е по шине 22 относительно шины 21. Динамический режим сложения входных величин а, в и с в схеме обеспечивается при подача сдвинутых друг относительно друга двух последовательностей тактовых импульсов (см.,фиг. 2).При поступлении отрицательного импульса по шине 19 открываются по затворам проходные транзисторы 11 и 12 и закрываются по истокам ключевыа транзисторы 13, 14 и 18. В этот момент времени ( - 2 на фиг. 2) происходит сложение входных величин а, в и с и запоминание величини 2 ня емкости затвор - подложка транзистор 14 и 18. Вследствие того, что транзистор 14 закрыт по истоку, предыдущее значение суммы 5, полученное ранее, сохраняется прежним.Далее, в момент времени 2 по шине 20 на схему поступае положительный перепад напряжения, который закрывает блокировочный транзистор 17. В момент времени 1 когда олокнровочный транзистор переходит в закрытое состояние, оканчивается отрицательный импульс по шине 19. В этот момент времени закрываются проходные транзисторы 11 и 12 и открываются по истоку все ключевые транзисторы. Начиная с момента з5 10 20 9 д 30 35 40 45 50 5 д 60 65 благодаря тому, что все клю евые транзисторы триггера и ключевой транзистор 18 открь 1ы, информация на затворах транзи торов 14 и 18 формирует новое значение 5 на единичном плече триггера суммы, соответствующее знач ниям а, в и с, поступившим на схему в интервале- 2. Значение 5 единичного плеча триггера поступает в дальнейшем на затвор ключевого транзистора 13, на стоке которого формируется инверсное значение величины 5.После этого в момент времени 14 оканчивается положительный перепад по шине 20. Блокировочный транзистор 17 открывается. замы ка 5 посОкнтал ьну 10 Оор ятнс 1 О св 5 Зь в триггере суммы. Начиная с момента временив схеме вновь обеспечивается режим хранения полученной величины 5.В случае использования формирования суммы в сумматоре схема формирования переноса может оыть получена аналогично схеме формирования суммы с помощью логической схемы, реализующей функцию 1 з - с (а+в) +в, проходного транзистора и триггера хранения переноса, которые с шинами питания 21 и 22 и с шинами тактовых импхльсов 19 и 20 соединяются аналогично описанным вьше связям формирователя суммы.Предлагаемый формирователь суммы относится к кла су динамических схем с импульсгням режимом записи информации и со статиче ким рехкимом хранения ее. Фор мула изобретенияФормирователь суммы на МДП-транзисторах, содержащий две группы логических схем формирования частичных сумм, в которых четыре транзистора, образующих первую группу, истоками соединены с первой шиной питания, затворами - соответственно с шинами прямого и инверсного значений кодов двух слагаемых, стоками два транзистора этой группы соединены с истоками нагрузочного и проходного транзисторов и со стоками двух пар транзисторов второй группы, другие два транзистора первой группы стоками соединены с истоками двух транзисторов, образующих вторую грппу, затворы которых соединены с шинами прямого и инверсного значений кодов третьего числа, причем сток первого проходного транзистора подксночен к стоку первого ключевого транзистора и к истоку третьего нагрузочного и блокировоч ного транзи торов, а стоки и затворы всех нагрузочных транзисторов объединены и подключены к второй шине питания, о т л и ч а ю щ и йся тем, что, с целью упрощения устройства, формирователь выполнен по двухтактной схеме, в которой второй транзистор соединен с затвором третьего ключевого транзистора, исток которого соединен с истоками первых двух ключевых транзисторов и с затворами проходных транзисторов и подключен к первой шине тактовых импульсов, сток третьего ключевого транзистора соединен со стоком второго ключевого транзистора, с затвором516038 ченньш и затвору второго ключевого транзистора, соединен с второй шиной тактовык импульсов. фиг г иг. т Составитель И. Горелова Текред 3. Тараненко дактор Т, Рыбал орректор Л. Орлова Заказ 4167ЦНИ Изд. Лв 1395 И Государственного комитета по делам изобретений 113035, Чосква, Ж, Рауш)дписио тов ппография, пр. Сапунова,первого ключевого транзистора и с истоком четвертого нагрузочного транзистора, а затвор 1 зокировочного транзистора, стоком подклюТираж 864 Совета динис открытий ская иаб., д. 4