Двоичный сумматор

п 11 43635 О ОПИСАНИЕ ИЗОБР ЕТЕ Н И Я К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Реслублик61) Зависимое от авт. свидетельств О 061 7/385 51) М,) 1668560/18 06.7 22) Заявле присоединением заявки32) Государственный комитетСовета Министров СССРно делам изооретенийи открытий те) Авторы изобретения Ц 3 НЯРЯ Ю. Н. Корнев, СИнститут математик 71) Заявите ЫЙ СУММАТОР 54) ДВ Целью изобретег производительности Предлагаемый су вестных тем, что в разряда соединен схемы 1 Л, второй первой схемы И вторым входом втоия являетсясумматора,мматор отличается о нем первый вход лю со вторым входом пе вход - с третьим вх третий вход соедине рой схемы И и через ени бого рвой одом н со схе Предлагаемое изобретение относится к области вычислительной техники и автоматики и может найти применение при построении вычислительных и управля 1 ощих устройств.Известны двоичные сумматоры, состоящие из т рядов по и разрядов в каждо.,1, причем каждый разряд сумматора содержит схемы И, ИЛИ, НЕ и триггер, единичный выход которого соединен с первыми входами первой и второй схем И, а единичный и ну левой входы его соединены соответственно с выходами первой и второй схем ИЛИ.Все эти сумматоры в отличие от предлагаемого не могут работать в конвейерном режиме, а также не могут быть разбиты на не сколько зон, в каждой из которых мокет осуществляться как параллельное сложение группы чисел, так и конвейерное сложепие многих групп чисел. Это в ряде случаев приводит к неэффективному использованшо оборудования 20 и снижает быстродействие сумматора.. Пискунов и С. Н. Сергеев ибирского отделения АН С му НЕ - с четвертым входом первой схемы И, Четвертый вход соединен с пятым входом первой схемы И и с третьим входом второй схемы И, пятый вход соединен с шестым входом первой схемы И и с четвертым входом второй схемы И. Шестой и седьмой входы соединены соответственно с псрвым и вторым входами первой схемы ИЛИ, восьмой вход соединен с первым входом второй схемы ИЛИ. Первый выход соединен с нулевым выходом триггера, второй и третий выходы соединены соответственно с выходами первой и второй схем И и вторым и третьим входом второй схемы ИЛИ. При этом у каждого -го разряда Й-го ряда первый вход соединен с первым выходом (с+ 1)-го разряда А-го ряда, второй вход - с первым выходом (1+1)-го разряда (Й - 1)-го ряда, третий вход соединен с первым выходом -го разряда (Й + 1) -го ряда, четвертьш вход соединен с первым выходом -го разряда (А - 1) -го ряда, пятый вход соединен с управляющим входом устройства, шестой вход соединен со вторым выходом -го разряда (Й - 1) -го ряда, седьмой вход соединен с третьим выходом (1 - 1)-го разряда /г-го ряда, а восьмой вход соединен с третьим выходом -го разряда (/г - 1)-го ряда.На фиг. 1 приведена логическая схема одного разряда сумматора; на фиг. 2 - схемалицы, строки которой являются суммируемы ми числами, по таким правилам, В каждом такте преобразования одновременно во всех конфигурациях вида5 соединений входов каждого разряда сумматора с выходами других разрядов сумматора.Логическая схема разряда сумматора содержит шестивходовую схему И 1, четырехвходовую схему И 2, схему НЕ 3, двухвходовую схему ИЛИ 4, трехвходовую схему ИЛИ 5 и триггер 6.Единичный выход 7 триггера соединен спервыми входами 8 и 9 первой и второй схемИ 1 и 2. Первый вход 10 разряда соединенсо вторым входом 11 первой схемы И 1,второй вход 12 - с третьим входом 13 первой схемы И 1, третий вход 14 соединен совторым входом 15 второй схемы И 2 и через схему НЕ - с четвертым входом 16первой схемы И 1, четвертый вход 17 соединен с пятым входом 18 первой схемы И1 и с третьим, входом 19 второй схемы И 2,пятый вход 20 соединен с шестым входом 21первой схемы И 1 и с четвертым входом 22второй схемы И 2, шестой 23 и седьмой 24входы соединены соответственно с первым 25и вторым 26 входами первой схемы ИЛИ 4,восьмой вход 27 соединен с первым входом 28второй схемы ИЛИ 5,Первый выход 29 разряда соединен с нулевым выходом 30 триггера 6, второй 31 итретий 32 выходы соединены соответственнос выходами 33 и 34 первой и второй схемИ и вторым 35 и третьим 36 входами второй схемы ИЛИ. Пятый вход 20 разрядасумматора соединен с управляющим входомустройства.Разряды сумматора нумеруются справа налево, ряды - снизу вверх. В каждом -омразряде 37 Й-го ряда сумматора первый вход10 соединен с первым выходом 29 (+1)-горазряда 38 й-го ряда, второй вход 12 соединен с первым выходом 29 (+1)-го разряда39 (й - 1) -го ряда, третий вход 14 соединен спервым выходом 29 -го разряда 40 (1+1)-горяда, четвертый вход 17 соединен с первымвыходом 29 -го разряда 41 (й - 1) -го ряда,шестой вход 23 соединен с третьим выходом32 -го разряда (й - 1)-го ряда, седьмой вход24 соединен со вторым выходом 31 ( - 1)-горазряда 42 Й-го ряда, восьмой вход 27 соединен со вторым выходом 31 -го разряда(Й - 1) -го ряда.Преобразование информации в сумматореосуществляется в два такта: в такте считывания информация с триггеров разрядов поступает на комбинационные схемы разрядов, втакте записи информация с выходов комбинационных схем разрядов записывается втриггеры разрядов.Настройка сумматора на тот или иной режим работы (сложение чисел в несколькихнезависимых зонах, конвейерный режим сложения в нескольких независимых зонах) осуществляется по входам 20 разрядов. В томслучае, если на входы 20 всех разрядов подан сигнал 1, сумматор представляет собоюодну зону, и алгоритм сложения состоит в преобразовании прямоугольной, бинарной таб(2) 5 подконфигурация заменяется на конфигуконфигураццию одконфигураци о из конфигурации 2) заменяется на 45 и т. д. пока такие преобразования возможны.50 Когда такие преобразования невозможны (втаблице нет ни одной конфигурации вида 1, 2), это значит, что сумма вычислена.Константы, подаваемые на свободные входы крайних разрядов сумматора (на входы 55 10, 12, 14, 17 поступает сигнал 1, на входы23, 24, 27 - сигнал 0), связи между логическими элементами в каждом разряде сумматора и связи между разрядами сумматора подобраны так, что сумматор выполняет ал горитм сложения, описанный выше. Действительно, пусть, например, разряды 37 - 41 сумматора образуют конфигурацию 1). Это значит, что на единичных выходах триггеров разрядов 37 - 41 соответственно сигналы 1, О.65 О, 1, О. В такте считывания информа 436350ции с триггеров разрядов сумматора на входы 10, 12, 14, 17, 20 т-го разряда 37 Й-го ряда и входы 8 и 9 первой и второй схем И этого разряда поступают соответственно сигналы 1, 1, О, 1, 1, 1, 1. Легко убедиться, что при таком наборе входных сигналов на выходах 29, 31 и 32 разряда 37 будут соответственно сигналы 0, 1, О, и в такте записи в триггер разряда 37 будет записан сигнал 0, в триггер разряда 38 - сигнал 1, в триггер разряда 40 - сигнал 0. Это и означает, что произошла замена подконфигурации на конфигурациюПри рассмотрении работы т-го разряда й-го ряда не учитывается влияние входов 23, 24 и 27 на состояние триггера этого разряда. На эти входы поступают нулевые сигналы, потому что конфигурации 1), 2) выбраны так, что никакой разряд сумматора не может одновременно входить в две заменяемые подконфигурации.Аналогичное рассмотрение можно провести для различных наборов состояний т-го разряда Й-го ряда и его соседей и убедиться что сумматор работает в соответствии с описанным алгоритмом сложения.Процедуру разбиения сумматора на несколько независимых зон рассмотрим на примере разбиения сумматора с ттт рядами на две зоны, в нижней из которых т рядов. В случае большего числа зон все действия аналогичны. Чтобы осуществить разбиение, на входы 20 разрядов рядов с номерами 1, 2, , (т - 1), (т+2), (+3), , (т - 1), т подается сигнал 1, на входы 20 разрядов рядов с номерами т, (т+1) подается сигнал 0. Итак, сумматор настроен. Этот сумматор может одновременно вычислять суммы т слагаемых в нижней зоне и (т - Г - 1) слагаемых в верхней зоне (слагаемое, записанное в строке (7 + 1) верхней зоны, для правильной работы сумматора должно быть нулем). Сумма слагаемых нижней зоны получается в т-ой строке, верхней зоны - в т-ой строке сумматора, Легко убедиться, что при такой настройке передача информации из зоны в зону не происходит. Для этого достаточно рассмотреть все возможные расположения конфигураций 1, (2) относительно рядов 1 (т+1), Наиболее эффективно применение сумматора в конвейерном режиме. Такое применение увеличивает среднюю скорость вычислений и обеспечивает совмещение оборудования.Работа сумматора в конвейерном режиме осуществляется следующим образом.Первоначально на вхолы 20 разрядов всех рядов сумматора подан сигнал О. Первое слагаемое записывается в первый ряд, второе - во второй, третье - в третий; в момент записи третьего слагаемого на входы 20 разрядов первого ряда сумматора подается сигнал 1, в момент записи четвертого слагаемого на входы 20 второго ряда подается сигнал 1 и т, л т. е, разрялы рядов сумматора вовлекаются в параллельное сложение со скоростью записи информации, другими словами, когда осуществляется запись Й-го слагаемого, (Й - 2) слагаемых уже участвуют в параллельном сложечии.Алгоритм сложения таков, что в проттессе вычислений рялы освобожлатотся (обнуляются), начиная снизу, один за лругим. Кяк только освободится первый рял, ня вхолы 20 всех разрядов этого ряда полается сигнал О; кяк только освободится втооой вял, на входы 20 всех разрядов этого ряля полается сигнал О; как только освободится третий рял, на входы 20 всех разрядов этого ряла подается сигнал О. В момент обнуления третьего ряда в первый ряд записывается пепвое слагаемое новой группы слагаемых, тт на вхолы 20 всех оазрядов этого ряда подается сигна,п 1. В момент обнуления четвеотого ряля ня входы 20 всех разрядов этого ряпя подается О, а во втоттой ряп. записывается второе спягаемое новой группы слагаемых. и ня вхолы 20 всех разоядов этого ряля поляется сигня.п 1 и т. л.Итак, в ппеллягаемом сумтматопе ждать получения результата препьтлутпего вттчттсленття не нужно: по мере освобожленття строк сумматора, ло получения этого резтльтята, их можно загружать слагаемыми очепелной гпх и 5 10 15 20 25 зо 35 40 пы, которые сразу же вовпекятотся в пяпяллельное сложение. Результат сложения последующей группы чисел получается в верхней строке сум атора по истечении времени, необхопимого лля параллельного сложения 50 четырех послелних чисел из поелылутцен группы чисел и никак не зявисяптего от числя рялов в сумматотте. В сумматоре с достаточно болт ттттлч тислот пялов т на олпом и том же обопуловянитт могут олновпеменпо вы 55 числиться суммт.т мттогих групп слагаемых, чис,по слагаемых в каждой группе может быть ттт.Фиксируя разбиение суммятоття ня зоны. описанный процесс можно налялить в кяжлойзоне сумматора.Предмет изобретенияДвоичный сумматор, состоящий из т рядов по а разрядов в каждо.т, причем кажлый пязряд сумматора содержит схемы И, ИЛИ,НЕ и триггер, единичный выход которого соединен с первыми входами первой и второй схем И, а единичный и нулевой входы его соединены соответственно с выходами первой и второй схем ИЛИ, о т л и ч а ю щ и йся тем, что, с целью увеличения производительности, первый вход любого разряда сумматора соединен со вторым входом первой схемы И, второй вход - с третьим входом первой схемы И, третий вход соединен со вторым входом второй схемы И и через схему НЕ - с четвертым входом первой схемы И, четвертый вход соединен с пятым входом первой схемы И и с третьим входом второй схемы И, пятый вход соединен с шестым входом первой схемы И и с четвертым входом второй схемы И, шестой и седьмой входы соединены соответственно с первым и вторым входами первой схемы ИЛИ, восьмой вход соединен с первым входом второй схемы ИЛИ, а первый выход соединен с нулевым выходом триггера, второй и третий выходы соединены соответственно с выходами первой и второй схем И и вторым и третьим входами второй схемы ИЛИ, при этом у каждого -го разряда Й-го ряда первый вход соединен с первым выходом (+1)-го разряда Й-го ряда, второй вход - с первым выходом (+ 1) -го разряда (А - 1)- 10 го ряда, третий вход соединен с первым выходом -го разряда (1+1) -го ряда, четвертый вход соединен с первым выходом -го разряда (Й - 1)-го ряда, пятый вход соединен с управляющим входом устройства, шестой вход 15 соединен со вторым выходом -го разряда(й - 1) -го ряда, седьмой вход соединен с третьим выходом (с - 1)-го разряда Й-го ряда, а восьмой вход соединен с третьим выходом с-го разряда (А - 1)-го ряда.20Корректор В. Брыксина Редактор Е, Семанова Типография, пр, Сапунова, 2 Заказ 54/3 Изд.1977 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5