Арифметический блок

Союз Советских Социалистических Республик(22) Заявлено 26,03.73 (21) 1897855/18-24 51) М. Кл, б 061 7/50 рисоединением заявки Государственнык комитет 3) Приоритетпубликовано 15,11.75. Бюллетень М 4ата опубликования описания 18.02.76 Совета Министров СССРпо делам изобретенийи открытий(71) Заявител Украинской ССР ена Ленина институт кибернетик АРИФМЕТИЧЕСКИЙ БЛ 25 Изобретение относится к области вычислительной техники и предназначено для использования в специализированных однородных вычислительных устройствах, работающих в любой позиционной системе счисления,Известен арифметический блок для построения однородных специализированных вычислительных устройств, выполняющий арифметические и логические функции в двоичной системе счисления и содержащий одноразрядный умножитель, выход которого соединен со входом первого полусумматора, второй полу- сумматор, вход которого соединен с выходом первого полусумматора, а выход соединен со входами регистра результата и схемы контроля на нуль, третий и четвертый полусумма- торы и регистр переносов.Известный арифметический блок не позволяет строить устройства, работающие в д-ичной системе счисления, причем устройства, построенные на его основе, имеют невысокое быстродействие из-за последовательной обработки двоичных чисел.Предложенный блок отличается тем, что входы третьего полусумматора соединены с выходами переносов одноразрядного умножителя и первого полусумматора, входы четвертого полусумматора соединены с выходом третьего полусумматора и с выходом переносов второго полусумматора, выход четвертого полусумматора соединен через регистр переносов со входом первого полусумматора.Это позволяет расширить область применения предложенного блока, а также повысить 5 быстродействие устройств, построенных наего основе.Схема арифметического блока приведенана чертеже и состоит из работающих в Ч- ичной системе счисления одноразрядного ум ножителя 1, четырех полусумматоров 2 - 5,регистра переносов 6, регистра результата 7 и схемы контроля на нуль 8.Арифметический блок позволяет выполнятьумножение последовательного кода одного 15 числа на один разряд другого, суммированиеполученного произведения с последовательными кодами третьего числа и одновременный контроль суммы на нуль. Для этого последовательный код одного числа со стороны 20 младших разрядов и один разряд другого подаются на входы 9 и 10 одноразрядного умножителя 1, а последовательный код третьего числа подается на вход 11 второго полусумматора 3.Младшие разряды результата умножения свыхода одноразрядного умножителя 1 поступают на вход первого полусумматора 2 и складываются с резульгатами переносов, полученными на предыдущем такте в регистре 30 переносов 6. На втором полусумматоре 3 ре491948 Формула изобретения Составитель В. ИгнатущенкоТехред Е. Митрофанова Корректор А, Степанова Редактор Б. Нанкина Заказ 113/7 Изд. Мю 1982 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45Типография, пр, Сапунова, 2 зультат умножения, с учетом переноса из предыдущего разряда, складывается с кодом третьего числа, поступающего на вход 11. Коды переносов, возникающие на выходах одноразрядного умножителя 1, первого полу- сумматора 2 и второго полусумматора 3, суммируются на третьем и четвертом полусумматорах 4 и 5 и под воздействием синхронизирующих импульсов на входе 12 записываются в регистр переносов б.Коды суммы с выхода второго полусумма- тора контролируются схемой контроля на нуль 8, а под воздействием синхронизирующих импульсов на входе 13 последовательно фиксируются в регистре результата 7, Тогда на выходах 14 регистра результата получается последовательный код результата указанной выше последовательности операций, а на выходах 15 схемы контроля на нуль 8 - признак сравнения или несравнения. Арифметический блок, содержащий одноразрядный умножительвыход которого сое динен со входом первого полусумматора, второй полусумматор, вход которого соединен с выходом первого полусумматора, а выход соединен со входами регистра результата и схемы контроля на нуль, третий и четвертый 10 полусумматоры и регистр переносов, отлич а ю щ и й с я тем, что, с целью расширения области применения, входы третьего полусумматора соединены с выходами переносов одноразрядного умножителя и первого полусумма тора, входы четвертого полусумматора соединены с выходом третьего полусумматора и с выходом переносов второго полусумматора, выход четвертого полусумматора соединен через регистр переносов со входом первого по лусумматора.