Цепь переноса параллельного двоичногосумматора

Номер патента: 474804

Опубликовано: 25.06.1975

Авторы: Зайко, Шефтер

МПК: G06F 7/385

Метки: параллельным, переносом, сумматор

...сигнала сбоя; схема формирования сбоя вырабатывает сигнал сбоя в соответствии с выражением:= (а с 6,) (С, У С+1),где а;, Ь, - значения соответственно первого и второго слагаемых -го разряда сумматора;С, - перенос в -ый разряд сумматора;; - функция сбоя с-го разряда сумматора.На чертеже представлена схема предлагаемого сумматора с параллельным переносом.Сумматор содержит схему 1 образования переноса из данного разряда, выходы прямого 2 и инверсного 3 значений переноса которой соединены соответственно со входами схемы 4 формирования суммы, дополнительные входы которой соединены соответственно с шинами прямых 5 и инверсных б значений слагаемых и с выходами прямого 7 и инверсного 8 значений переноса со схемы 9 образования переноса...

Номер патента: 723573

Опубликовано: 25.03.1980

Авторы: Михеев, Тархов

МПК: G06F 9/46

Метки: значащего, разряда, старшего

...разрялности и счетчики управления, с помощью которых ранее решапись анапогичные залачи. 3НГ к первому входу (1+1)-го эпементРыход каждого К-го элемента И соединен с . 1)-ой выходной шиной устройства, гле К = 1,2,(о 1), выходкаждого 1 -го элемента И-НЕ соединенс вторым входом 1 -го эпемента И, авыход Р-го элемента НЕ, где Р=1,2,(Р+1)-го элемента И-НЕ, инверсный выход первого разряда регистра соединен 1 Ос вторым входом первого элемента ИЕа выход (и)-го элемента ИЕ подключен к второму входу (и)-го эпемента И,На чертеке приведена функционапьная 5схема устройства.Устройство содержит о -разрядныйрегистр 1 элементы И-НЕ 2, 222, , элементы И 3, 3, , 3 эпементы НЕ 4, 4, , 4 , выходные шины 5 5,5 устройства,Устройство работает спелующим...

Номер патента: 1046967

Опубликовано: 07.10.1983

Авторы: Герасенов, Мелихов

МПК: H04N 5/32

Метки: излучения, мозаичный

...излучения работает следующим образом.Работа преобразователя состоит иэ двух чередующихся циклов - запи 55 си и считывания информации. В цикле записи до прихода радиоимпульса на всех выходах распределителя 12 тактовых импульсов присутствуют высокиепотенциалы, накопительные конденсаторы 4 заряжены до максимального значения, равного амплитуде тактовых импульсов, диоды 13 и 16 заперты, диод1 О открыт током генератора 11 стабильного тока, биполярные транзисторы 6 усилителей 5 тока закрыты. В момент прихода радиоимпульсов, определяемых блоком 17 синхронизации, навыходах измерительных ячеек 1 появля"ются высокочастотные напряжения разбаланса (фиг, 2 а), амплитуды которыхзависят от интенсивности излучения,падающего на детекторы 2, а такжеот...

Номер патента: 1119179

Опубликовано: 15.10.1984

Автор: Брайловский

МПК: H03K 23/02

Метки: параллельным, переносом, счетчик

...вспомогатель. ным 5 -входом первого коммутационного триггера старшего разряда.ного триггера старшего Л -го разряда.На фиг.1 изображен пример построения структурнойсхемы 6 -разрядно1119 3го счетчика при ) 3, иа фиг.2структурная схема разряда счетчикайа фиг.3 - временная диаграмма работы счетчика, изображенного на фиг.1Счетчик с параллельным йереиосом 5(фиг, ) содержит. счетный вход 1 и нразрядов 2-1, 2-2, 2-3, 2-4, 2-5,2" Ь, каждый из которых содержит пер.вый 3 и второй 4 коммутационныетриггеры и триггер памяти 5 (фиг.2), Юпервые Р -входы первого и второгокоммутационных триггеров всех разрядов 2-1,2-п. соединены со счет-,ным входом 1, причем первый выходвторого коммутационного триггера (Й), 15каждого разряда, кроме второго...

Номер патента: 170202

Опубликовано: 01.01.1965

Авторы: Бойко, Ков, Сигорский, Ситников

МПК: G06F 7/60

Метки: 170202

...формирует последовательностьпрямоугольных импульсов, передний фронткоторых совпадает с импульсами по входу 10,а длительность импульса определяется величиной слагаемого, Данная последовательность импульсов подается с выхода 13 хронотрона на логическую схему 14 сдвига и схему9 ИЛИ. На логическую схему 14 сдвига подают короткие импульсы с выхода 10. Импульсы с выхода логической схемы 14 сдвигазадержаны на суммарную длительность.Эти импульсы подают на нулевой вход 1 бтриггера 1 б запоминания суммы и переводятего в состояние нуль.Запись единицы в триггере 1 б осуществляется импульсами, поступающими по входу2 логической схемы 1 сдвига. Если сумма слагаемых и переноса не превышает Р, тогда суммарная длительность получается в течениепервого...