Устройство для вычитания двоичных чисел

ОП ИСАНИЕИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(61) Дополннтел вт. саид-ву 328454 1.74 (21) . 984781/1ааявни Хе " б 1) М За 00 7/50 присоелинени асударствеииый канетеСаввта Мииистрав СССРаа делам изааретеиийи аткрнтий) Опубликовано 25,11,75 Бюллетеиь Яе 4 5) Дата оп исания 11 Оя 7 нован 72) Авторы изобретен А, Кари й иВ,С,Пе) УСТРОЙСТВО ЮЛЯ ВЫЧИТА ИВОИЧНЬ 9 ЧИСЕЛ Достигается это благодаря тому, чтопервый ло"ический узел содержит третью ичетвертую схемы "И", триггеры и схемы"И НЕ, выход первой схемы "И этого5 логического узла:соединен со входами третьей схемыИ, первой и второй схем "И НЕВыход второй схемы "И соединен со входеми четвертой схемы "И, третьей и четвертой схем "И НЕ. Выходь третьей и четверн той схем И соединены с единичными входами первого и второго триггеров соответственно. Единичный выход первого триггерас оединен со входами первой и третьей схем"И-НЕ, единичный выход второго триггераЬ соединен со входами второй и четвертойсхем "И. НЕ", нулевые выходы первого и второго триггеров соединены со входами чеъвертой и третьей схем "И НЕ соответсэвенно. Выходы пятой схемы "И НЕ соедв0 невы с выходами первой и четвертой схемИ-ИЕ, входы шестой схемы "И-НЕсоединены с выходами второй и третьей схем"И НЕ" соедин,ны.со входами схемы "ИЛИИ того же логического узла, выход шестой схе нзобрете ия устро л за сче ния (Астройств Цель применных чис ан и В А и результАс В) Изобретение относится к вычислительнойтехнике н предназначено для вычитания дво. ичных чисел, следующих старшими раэрядамнвперед в последовательном коде,Известно устройство для вычитания двоичных чисел по.авт. св. М328454,представленных последовательными кодами,начиная со старших разрядов, содержавшеепоследовательно соединенные логические уэлы, каждый из которых выполнен на двухсхемах "И", двух инверторах, схеме "ИЛИи элементе задержки. Это устройство правильно функционирует лишь при определенном ограничении на числа А и В, над которыми выполняется операция вычитания(А В) и выдает информацию только оразности А В. ия расширение области ства для вычитания двоич исключения укаэанного В), а также за счет то выдает разности А-В ты сравнения чисел (А 7 ВЭмы И-НЕ соединен с выходом логичес:ого узла.На чертеже дана схема первого и вт рого логических узлов устройства. Осталы ыелогические углы ицентичны второму лоп ческому узлу. При вычитании й разряд ыхдвоичных чисел устройство содержит дслогических узлов.Каждый логический узел содержит инверторъ 1, схемы "И 2, схему "ИЛИ;,элемент задержки 4, Логиче.ский узел с(держит, кроме того, схемыИ" 5 и 6,триггеры 7 и 8, схемы "И-НЕ 9-14.иола А и В подаются через входы 15 и 1(соответственно, Вход 17 служит для уст ьновки в "О" триггеров 7 и 8, С выходо18 и 19 снимаются сигналы А ) В иА ( В соответственно.Принцип д йствия устройства основанна использоввшш таких преобразованиинад ул 1 еньшаемым и вычитаемым, в результате которых оба числа изменяются аодинаковую величину, а искомая разностьв процессе этих преобразований остается,неизменной. При выполнении этих преобрэований из уменьшаемого образуется чис о,равное разности двух исходных чисел, а 1 звычитвел 1 ого - "нуль". Пусть ил 1 еются двдвоичных числа В = 45 и А = 42,32 16 8 4 2 1 30В с = 45,1 01101А=101 01 0=42,следующих старшими разрядами вперед, всоответствии с обозначеннымвсом каядога разряда.Требуется найти разность (т, е, 45-4;гЗ).,Назовели одноименные разряды, содержашие единицы, "равносильными", Еслиисключить единицы в равносильных" рвзрдах обоих чисел, т. е. заменить их нулями, иначе говоря - уменьшить каждое изисходных чисел на 101000 = 40, то расность между числами не изменится.Преобразование по замене единиц в раносильнь.х" разрядах на нули, не приводящее к изменению разности, для сокращенав дальнейшем будем именовать просто"исключение",В результате выполнения первого преобразования "исключения получаем два пробразованных числа В и А,Вф = 000.01 = 5,А = 000010 = 2 вуже не имеющих равносильных разрядов,Прибавляем к числам В и А по один 1 ковой величине, например по "2, Получаем новью преобразованные числа Вфф = 7и А" = 4, в которь:х появляется "равносил -60 4ный" разряд, вследствие чего оказывается возможным второе преобразование "исключение".В" = 000111 =5 + 2 = 7А" = 000100 = 2+ 2 = 4В" = 000011 = 3А = 000000 = О.Рассматривая полученный результат, можно заметить, что второе преобразованное чисвло А обратилось в нуль, а первое преобрвзоввннсе число В оказалось равным искомой разности.Число В определяем путем слож:.ниячисел В и А, т. е. В" = В+ А, Процесссложения здесь может бь.ть заленен операцией дизъюнкцни, которуюдальнейшембудем называть "объединение",Число А" можно получить путем сдвигачисла А на один разряд в сторону старших разрядов, т. е,А = 000010 = 2,А" = 000100 = 4.Нахождение разности двоичных чиселсводится к последовательному выполнениютрех простых преобразований; "исключение", "объединечие" и "сдвиг",Перед поступлением двоичных чиселА и В на входы 15 и 16 триггеры 7 и 8устанавливаются в состояние "О,", Двоичныечисла, поступающие на входы 15 и 16, подаются на схемы "И" 2 непосредственно ичерез инверторы 1.При одновременном постуилении единицна входы 15 и 16, благодаря инверторамна входы схем "И" наряду с единицамиподаются инвертированные значения А и В,в данном случае нули, Вследствие этогона выходах схем "И" 2 единица отсутствует, При разноименных символах на входах15 и 16, единица появляется на выходетой из схем И" 2, на вход которой онв поступает непосредственно, и через схемуИ 5 или 6 устанавливает триггер 7 или8 в единичное состояние. Допустим, числоВ ф А, при этом первым в единичное состояние устанавливается триггер 8, который свслм инверсным сигналом закрываетсхему "И" 5, выход которой связан триггером 7; кроме того, высоким потенциаломс единично о выхода триггера 8 открыва-ются схемы "И-,НЕ" 10 и 12, Единицы свь;ходов схем И" 2 проходят на схему(единицы числа А) и через схемы "И-НЕ12, 13 (единицы чи:ла В).С единичного выхода триггера 8 черезвыход 19 снимается высокий потенциал,которнй говорит о том, что число В; А,причем эта информация формируется припервом же несовпадении значений одноименных разрядов чисел А и В,Операция ; "объединение" фактически означает сложение таких двух двоичных чисел, укоторых отсутствуют единицы в одноименныхразрядах. Эта операция реализуется с помощьюсхемы "ИЛИ" 3, На ее выходе появляется единица, которая поступила на один из ее входов, 1 ООперация "сдвиг" осушествляется с помошьюэлемента задержки 4, Все разряды поступаюших на его вход чисел на выходе задерживаются на один такт. Одновременно с1 поступлением на вход схемы "ИЛИф 3 чнсло с выхода схемы "И-НЕ" 14 выдаетсянепосредственно на вь:ход первого логического узла.В каждом из последующих логическихузлов реализуется, так же как и в первом, 20три операции: "исключением, "объединение"и "сдвиг". Операция исключение" реализуетсяпри помоши инверторов 1 и схем "И 2,операция "объединение" реализуется при помоши схем "ИЛИ" 3, а операция "сдвиг" - Япри помощи элементов задержки 4.Если число А ) В, то первым в единичное состояние устанавливается триггер7, который своим инверсным сигналом закрывает схему "И" 6, выход которой связан с триггером 8; кроме того, высокимпотенциалом единичного выхода триггера 7открываются схемы "И-НЕ" 9 и 11. Теперьуже единицы с вь.ходов скем "И 2 проходят на схему ,ИЛИ" 3 через схемы фИ-НЕ "9 и13(единицы числа А) и через схемы "И-НЕф 11и 14 (единицы числа В), С единичного выхода 6триггера 7 через выход 18 снимается вы-сокий потенциал, который говорит о том,что число А) В.Формула изобретенияУстройство для вычитания двоичных чисел по авт. св,% 328454, о т л и ч а ющ е е с я тем, тс, с целью расширения области применения, первый логический узелфИф 1 содержит третью и четвертую схемы триггеры и схемы "И-НЕ", выход первой схемы "И" этого логического узла соединен со входом третьей схемы "И", первой и второй схем "И-НЕ"выход второй схемы "И" соединен со входами четвертойсхемыЮ ф "И" третьей и четвертой схем И-НЕ,1выходы третьей и четвертой схем И соединены с единичными входами первого и второго триггеров состветстэенно, единичный выход первого триггера соединен со входами первой и третьеи схем "И-НЕ", единичный выход второго триггера соединен со входами второй и четвертой схем "И-НЕ", нулевые выходы первого и второго триггеров соединены со входами четвертой и третьей схем И-НЕ соответственно, входы пятой схемы И-НЕ соединены с выходами первой и четвертой схем "И-НЕ", входы шестой семы "И-НЕ соединены с выходами второй и третьей схем "И-НЕ", в ходы пятой и шестой схем И-НЕ" соединены со эходами схемы "ИЛИ того желогического узла, выход шестой схемы "И-НЕ" соединен с выходом логичесвогоузла.49 . 73 Изд, РЬ 1 рати 679 Заказ 2607 исиое илнал П тент, г. У город, ул. Проектная,ШПИ Государственного ком тетапо делам изобрете 1 ий и Москва, 113035, Р; ушск Совета Министров СССР ткрытийнаб 4