Одноразрядный двоичный сумл1атор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 255358
Автор: Трусилов
Текст
и-би.тл О ТГИ -С А"Я И Е ИЗОБРЕТЕНИЯ Союз соаетакиь Ссциалистическиь РеслуелиПриоритет Номитет ао делам заоретениЯ и открытий ари Совете Министров СССРпубликовано 28.Х.1969. Бюллетеньа опубликования описания 1 б.111.197 Авторизобретения. Трусило явител ОРАЗРЯДНЫЙ ДВОИЧНЫЙ СУММАТОР ляющце транзисторы 1 и 2 будут открыты, а управляемые транзисторы 3 и 4 заперты падениями напряжения на эмпттерно-базовых переходах управляющих транзисторов 1 и 2.При разных уровнях сигналов на входах Л ц В схемы один цз управляющих транзисторов 1 или 2 будет открыт, ц на выходе результата суммирования Р появится высокий уровень, На эмиттерных выходах переключателей тока, являющихся выходами значения переноса Я ц Яв, уровни сигналов будут также низкими, если уровень хотя бы одного из сигналов - низкий, и высокими, если уровни входных сигналов будут одновременно высокими. Одноразрядный двоичный сумматор, содержащий переключатели тока, от,тичающийся тем, что, с целью упрощения, базы транзисторов в цепях связи переключателей тока подключены к цх эмцттерным выходах, являощцмся выходамц значения переноса, а коллекторь этих же транзисторов Ооъедцнены В один выход, являющийся выходом значения результата суммирования. Предлагаемый одноразрядный двоичный сумматор предназначен для использования в вычислительной технике.Одноразрядные двоичные сумматоры, содержащие переключатели тока, известны. 5Предложенный одноразрядный двоичный сумматор отличается от известны.; тем, что базы транзисторов в цепях связи переключателей тока подключены к их эмцттерным выходам, являющимся выходами значения пе реноса, а коллекторы этих же транзисторов объединены в один выход, являощийся выходом значения результата суммирования.Это отличие позволяет упростить схему сумматора, 1Принципиальная схема одноразрядного двоичного сумматора приведена на чертеже.Переключатели тока выполнены на транзисторах 1 и 2 (управляющие транзисторы), базы которых являются входами А и В схе мы, а эмиттеры - выходами значения переноса Я и т 12 в соседний старший разряд. Коллекторы управляемых транзисторов 3 и 4 объединены и служат выодом результата суммирования Р, 2Если на входы А и В приходят два одинаковых по уровщо входных сигнала, то управредмет изобретения255358 Составитель Д, Гречинскийедактор Б. Нанкина Текред Т. П, Курилко 1(орректор Р, И. Крючков Типография, пр. Сапуно каз 506/9 Тираж 480 НИИПИ Комитета по делам ивобретениц и открытий и Москва Л(-35, Раушская наб., д.
СмотретьЗаявка
1254193
А. А. Трусилов
МПК / Метки
МПК: G06F 7/50
Метки: двоичный, одноразрядный, сумл1атор
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/2-255358-odnorazryadnyjj-dvoichnyjj-suml1ator.html" target="_blank" rel="follow" title="База патентов СССР">Одноразрядный двоичный сумл1атор</a>
Предыдущий патент: Устройство для коммутации низкоомной нагрузки
Следующий патент: Импульсный делитель частоты
Случайный патент: Устройство для осевого перемещения растирочного цилиндра печатной машины