Двухтактный сумматор параллельного действия

л .,:с-т.".хичесиаЭ бнблнотен О 889 Сова Советских Социалистических Республик30 Т СКОМУ С ЕЛ Зависимое от авт. свидетельства М ено 05.11,1968 (Эй 1225671/18 ч, 42 птх, 7 рисоединением заявки чв Приор ите 1 ПК 6 061ДК 681.3,055:511(088.8 Комитет по деламизобретений н открыт Опубликовано 101969. Бюллетень Дата опубликования описания 11 ЛП ри Совете Министров СССРАвторизобретен Б, М, Власов явитель ВУХТАКТНЪЙ СУММАТО РАЛЛЕЛЪНОГО Д СТ Предлагаемый сумматор отличается от известных тем, что шина передачи инверсного кода соединена со счетными входамп триггеров приемного регистра, а шина сложения подклОчена к логическому элементу И, второй вход которого соединен с шиной переноса из младшего разряда, Это упрощает устройство и повышает его надежность,На чертеже приведена функциональная схема одного двоичного разряда 1 двухтактного сумматора, (Линии задержки на,входе триггеров и формирователи-усилители не приводятся.)Схема содержит триггеры 1, 2, логические элементы И 3 - 7 (схемы совпадения), логические элементы ИЛИ 8 и 9 (схемы сборки),Работа устройства при вы полнении операции сложения.Считаем, что в накапливающем регистре хранится код первого слагаемого, а в приемном регистре записан код второго слагаемого. Оба числа положительные.По первому такту производится передача числа из приемного регистра в накапливающий (сложение по модулю два). Для выполнения этой элементарной операции 1 на шину передачи прямого кода (ППК) подается импульс, Если в триггере 1 хранится код 1, то импульс передачи по цепи 3 и 8 поступает на Устрояство относится к области цифровои вычислительной техники и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин.В известных двухтактных сумматорах параллельного действия для выполнения сложения и вычитания чисел предусматриваются логические элементы типа И для передачи кода из приемного регистра на счетный вход накапл 1 ивающего регистра прямым или инверс О ным кодом, Для формирования сигналов переноса также имеются схемы прямого и инверсного кодов. Наличие в составе устройства схем формирования,переносов прямого и инверсного кодов требу.ет двух логических элементов И, одной схемы ИЛИ и формирователя-усилителя на каждый двоичный разряд сумматора.Известны двухтактные сумматоры, в которых исключены логические элементы переноса прямого и инверсного иодов, а также логический элемент передачи инверсного кода, В этих сумматорах,прои сложении используются цепи, передачи и переноса прямого кода, а код приемного регистра предварительно инвертируется. Для выполнения инвертирования требуется дополнительно ко времени сучммирования еще один временной такт, т. е. операции сложения и вычитания в таких сумматорах выполняются за три временных такта. ЗО238890 Заказ 166210 Ц 111111 Г 1 И Комитета по при Совете Москва, ЦентГипография, пр. Сапунова, 2 счетный, вход триггера 2 и устанавливает его в единичное или нулевое состояние,После передачи начинается распространение потенциала переноса. Потенциал переноса возникает в трех разрядах, где,в триггере приемного регистра хранится код 1, а триггер накапливающего регистра после прохождения импульса передачи установлен в нулевое состояние. При этом с выхода логического элемента И 4 на вход элемента ИЛИ 9 поступает потенциал, переноса в старший разряд.После установления,потенциала ,переноса (распространения потенциала переноса) на элемент И б подается иипульс сложения, В тех разрядах сумматора, куда поступает перенос из младшего разряда, импульс сложения по цепи б и 8 поступает на счетный вход триггера 2 и произойдет инвертирование значения триггеров накапливающего регистра, Если в триггере накапливающего регистра хранится код 1, то потенциал переноса через элемент И 7, элемент ИЛИ 9 пройдет в следующий старший разряд.Таким образом, импульс сложения сформировывает в на 1 капливающем регистре результат сумиирования двух чисел.Работа устройства при выполи ен,ии оп е р апцн,и вычитания.Положи 1 м, что уменьшаемое и вычитаемое числа положительные и хранятся в накапливающем и приемном регистрах соответственно.По первому такту производится передача инверсного кода,приемного регистра в накапливающий регистр и инвертирование кода приемного регистра, Импульс передачи поступает на логический элемент И б и счетный вход триггера 1. После инвертирования кода 5 приемного регистра начинает распространяться перенос аналогично рассмотренному при выполнении операции сложения.Таким образом, предлагаемое устройствообеспечивает быстродействие извест 11 ых двух тактных сумматоров и имеет меньшие габариты. Наличие в сумматоре потенциального,переноса повышает падежность его работы, так как,потенциальное представленне сигнала переноса позволяет простыми способами уско рить распространение переносов, исключаетвозможность двойного срабатывания триггеров,накапливающего регистра и упрощает наладку устройства,20 Предмет изобретенияДвухтакт 11 ый сумматор параллельного действия, содержащий накапливающий и приемный регистры, выполненные на триггерах сосчетным входом и логических элементах И,25 ИЛИ, а также. цепи формирования сквозного переноса, отличающийся тем, что, с цельюупрощения устройснва и повьппения его надежности, в нем счетные входы триггеров прие 1 много регистра соединены с шинной передачиЗО инверсного кода, а шина сложения подключе,на к логическому элементу И, второй входкоторого связали с шиной переноса из младщего разряда,Составптслв Л. СкобелеваРедактор О, Филиппова Техред Л, Я. Левин Корректор А. А. Березуева ирана 480 Подписное слам изобретений и открытий Министров СССРпр Серова д 4