Параллельное арифметическое устройство

Номер патента: 231223

Автор: Громов

ZIP архив

Текст

233223 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Соеетоких Социалиотичеоких РееоуОликЗависимое от авт. свидетельствавлено 20.Х 1,1967 ( 1198264/18-24) Кл, 42 тпз, 7138 с присоединением заявки-1 ПК 6 061 Комитет оо делам иао 0 ретениЯ и открцтиЯ ори Совете Министров СССРитет 5.5 088 публиковано 15.Х 1,1968. Бюллетень35 УД икования описания 24.111.19 б 9 та оп Авторизобретен В, И, Громо Заявител РАЛЛЕЛЬНОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВ Известны параллельные арифметические устройства, содержащие устройство управления, цепи формирования переноса, матрицу выявления знака действия, накопительный регистр и буферный регистр. В таких устройствах используют ми огообмоточные регистры сумматора, Считывание информации с накопительного регистра производится однократно.Предложенное устройство отличается от известных тем, что в нем устройство управления ,выполнено по схеме распределителя токов на шесть выходов и соединено с матрицей,выявления знака действия, входы которой присоединены к источникам сигналов, несущих информацию о знаке слагаемых и характере выполняемой операции. Источниии рабочих тактов парами подключены ко входу устройства управления, Первая пара соединена по регенераторной кольцевой схеме и через буферный регистр подключена к накапливающему регистру, выполненному по комбинационной схеме десятичного счетчика с дешифратором кода 2 из 5 в десятичный и имеющему расположенные на неосновных ферритах обмотки сложения, инвертирования и обмотку для сохранения информации при считывании. Эти обмотки соединены с общими многовитковыми обмотками на основных ферритах. Каждая десятая шина накопительного регистра подключена к цепям формирования переноса, соединенным последовательно в каждом ряде и подключенным к цепям сложения,в накопительном регистре.Эти особенности позволили расширить функ циональные возможности устройства и упростить его конструкцию.На фиг. 1,приведена блок-схема арифметического устройства; на фиг, 2 схема устройства управления; на фиг. 3 - схема буферного 10 регистра; на фиг. 4 - схема матрицы выявления знака действия;,на фиг, 5 - схема накопительного регистра.Арифметическое устройство содержит устройство управления, выполненное по схеме 1 15 распределителя токов на шесть выходов,вход 2 операции Вычитание, накапливающий регистр 3, буферный регистр 4, матрицу 5 выявления знака действия, цепи б формирования переносов, вход 7 вычитания из буферного 20 регистра 4, вход 8 регенерации регистра 3,вход 9 регенерации регистра 4, вход 10 инвертирования регистра 8, вход 11 операции Сложение, вход 12 первого рабочего такта, вхо,ды 18 опроса, переноса, входы 14 записи сиг нала, переноса в старший разряд, выход 15 сигнала окончания операции, вход 1 б операции Сложение в регистр 8, входы 17 записи числа в регистры из запоминающего устройства, вход 18 подготовки арифметического устройст- ЗО ва к,работе, входы 19 считывания с регистра 8,,переноса, вход 25 такта а, вход 2 б такта б,вход 27 второго рабочего такта.Работа арифметического устройства. В дварегистра 3 и 4 записываются числа, над которыми надо произвести арифметическое действие. Из регистра 4 вычитается по единицеи прибавляется в регистр 3 до тех пор, покасодержимое регистра 4 не будет равно О. В результате получим в регистре 3 результатсложения двух чисел. После того, как содержимое в регистре 4 во всех разрядах будетравно Опроисходит перестройка схемы 1 повходу 25 на выдачу тактов а опроса переносов.После опроса переносов схема 1 реагируетна знак действия и на наличие переносовв старшем разряде при знаке действия ( - )и выбирает одно из трех решений: инвертирует код, формирует сигнал конца операцииили прибавляет единицу в младший разрядрегистра 3, Для большей наглядности разберем пример операции сложения.Предварительно в арифметическое устройство приходит из управляющего устройстваимпульс подготовки по входу 18. В следующем такте приходит по входу 17 инвертированный код 2 из 5 и записывает на ферритеинформацию. По команде Запись в регистр 3 происходит запись по входу 8 регенерации числа в накапливающем рвгистре 3на основные ферриты (правые на фиг, 5) и покоманде Запись в регистре 4 - по входу 9регенерации числа регистра 4 на основныеферриты (левые на фиг. 3 и 4),Таким образом, записывается информацияна регистры 3 и 4, а знаки чисел регистровпоступают на матрицу 5 выявления знакадействия ко входу 17, где генерируют на ос,новные ферриты соответственно по входам8 и 9. После того, как числа записаны в регистрыприходит сигнал о характере арифметической операции сложение в матрицу 5 повходу 11 (фиг, 3 и 4). Сразу же вспомогательным тактом б по,входу 2 б,приходитсчитывание знака действия и запись егов схему 1.После того, как закончились вспомогательные такты, на схему 1 приходят первый и,второй рабочие такты соответственно по входам12 и 27 (фиг. 1) .Схема 1 выдает такты в зависимости оталгоритма решаемой задачи. По входам 7импульсы уходят на вычитание единицы изрегистра 4 и прибавляют единицу в регистре 3, если содержимое регистра 4 не равнонулю.По входам 8 выдаются такты регенерациирегистров 3 и 4, тем самым готовя их к новой работе. Если содержимое регистра 4:не равно нулю, то схема 1 по входу 2 б будет перестраи,ваться на регенерацию чисел в регистрах 3 и 4. После того, как содержимое регистра 4 ,во всех разрядах станет равно, нулю, по входу 26 не будут, приходить импульсы и схема не будет перестраиваться на регенерацию, а будет выполнять опрос переноса,Опрос переноса происходит в три такта по входам 13. После опроса ,переноса схема 1 выдает сигнал окончания, так как в ней был подготовлен соответствующий феррит импульсов знак, действия (+),по входу 22. Есливыполнялась операция Вычитание и знак действия был ( - ), то схема отрабатывает или операцию инвертирования содержимого регистра 3, или же добавление единицы вмладший разряд регистра 3, в зависимости от наличия переноса в старшем разряде при операции ( - ).В последнем такте происходит регенерация числа регистра 3 на основные ферриты. В этом состоянии схема снова готова записывать информацию и выполнять операции над числами. Предмет изобретения Параллельное арифметическое устройство, содержащее устройство управления, цепи формирования переноса, матрицу выявления знака действия, накопительный регистр и буферный регистр, отличающееся тем, что, с целью расширения функциональных возможностей устройства и упрощения конструкции, в нем устройство управления выполнено,по схеме распределителя токов на шесть выходов и соединено с матрицей выявления знака действия, входы которой,присоединены к источникам сигналов, несущих информацию о знаке слагаемых и характере выполняемой операции; источники рабочих тактов парами подключены ко входу устройства управления, причем первая, пара соединена по регенеративной кольцевой схеме и через буферный регистр подключена к накапливающему регистру, выполненному по комбинационной схеме десятичного счетчика с дешифратором кода 2 из 5 в десятичный с обмотками сложения, инвертирования и обмоткой для сохранения информации при считывании на неосновных ферритах, соединенными с общими многовитковыми обмотками на основных ферритахпоследние из которых на неосновных ферритах соединены без сдвига; каждая десятая шина накопительного регистра подключена к цепям формирования переноса, соединенным последовательно в каждом ряде и подключенным к цвпям сложения в накопительном регистре.231223 Г ректор В, В, Крыло рафия, пр, Сапунова, 2 Составитель Ф, Б. ГулькоРедактор В. Н. Торопова Техред Л. К, Малова аказ 308/9 Тираж 530НИИПИ Комитета по делам изобретений и открытий пМосква, Центр, пр. Серова, д. Подписное Совете Министров СССР

Смотреть

Заявка

1198264

В. И. Громов

МПК / Метки

МПК: G06F 7/50

Метки: арифметическое, параллельное

Опубликовано: 01.01.1968

Код ссылки

<a href="https://patents.su/4-231223-parallelnoe-arifmeticheskoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Параллельное арифметическое устройство</a>

Похожие патенты