Способ суммирования чисел
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СМЗыауаат атлет не-т: :.с ., оплябиблиотек, ь О П И С А Н И Е 249050ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республиквт. свидетельстваЗависимо л. 4 Заявлено 11.Л 1,1963 ( 846777/18-2 рисоединением заявкиПриорите МПК 6 06 митет по релам ткрытий етении Совете ССК 681.3.055 (088.8) Опубликовано 18,т 11.1969. Бюллетень24Дата опубликования описания 17.Х 11.1969 истров вторыобретени Л. Н, Сумароков, 1 О, А, Попов и Р. М, Сусло явитель ИЯ ЧИСЕЛ СПОСОБ СУММИ й группе разрядовся ва с ммато а тстарших2 в сумматора сумматора ором нужется с поовых схем е функциииз входов старшего, а на друые, соответствующие подаются на вход 3, ом первого сумматовходом второго сум Количество разрярядов сумматора, слагаем старшим разрядам чисел, который соединен со вход ра 4 второй группы и со матора 5 второй группы, дов в сумматорах 4 и 5 авно - (при рабо 2 3 Известны способы суммирования чисел, при которых сокращение времени суммирования осуществляется применением группового переноса в сумматорах со сквозным переносом.Предлагаемый способ отличается от известных тем, что суммирование производится параллельно во всех группах разрядов, на которые разделен сумматор, при этом в каждую группу разрядов условно прибавляются единица и нуль переноса, а затем осуществ ляется выбор окончательного результата суммирования. Это позволяет повысить быстродействие сумматора.На чертеже показан вариант схемы, иллюстрирующий предложенный способ суммирования при разбиении сумматора на две группы, для случая работы в дополнительном коде. При сложении двух т-разрядных чисел слагаемые, соответствующие младшим разря дам чисел, подаются на вход 1 сумматора 2 первой группы, включающей - младших раз 2те в обратном коде в первотакже должны использовать д у р половинной разрядности) .При суммировании в старшем разряде сумматора 2 первой группы может либо возникнуть сигнал переноса в следующую группу, либо его не будет, На вход б цепи переноса младшего разряда второго сумматора 5 второй группы будем при каждом суммировании подавать импульс, что соответствует наличию переноса.Суммирование во всех трех сумматорах половинной разрядности начинается одновременно, Через время, равное половине времени суммирования полноразрядного сумматора, процесс суммирования закончится.Съем результата осуществляется с помощьютвентильных групп 7, 8 и 9. - младших раз 2 рядо снимают с сумматора 2; - разрядов снимают либо с первого 4 второй группы, либо со второго 5 второй группы, Управление выб ной вентильной группы осуществля мощью двух управляющих двухвход 10 и 11, осуществляющих логически И и НЕ, соответственно. Один схем соединен с цепью переноса разряда сумматора 2 первой группь249050 Предмет изобретения охин оставител едактор Э. Рубан Техред 3. и. Тараненко Корректор А. С. Колабии Заказ 3419/10 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква Ж, Раушская наб., д. 4/5 Типография, пр, Сапунова,гой вход 12 подается импульс из устройстватуправления. - младших разрядов результата2снимаются с выхода 13, соединенного с вентильной группой 9 съема информации, - стар 2 ших разрядов снимаются с выхода 14, соединенного с вентильными группами 7 и 8.Необходимым условием выигрыша во времени является выполнение требования, чтобы время срабатывания схем, управляющих выбором результата, было не больше, чем время суммирования в одной группе. В общем случае для получения еще большего выигрыша во времени следует увеличивать число групп, на которые разбит сумматор, при этом необходимо иметь в виду предыдущее условие. Способ суммирования чисел в сумматоре,отличающийся тем, что, с целью сокращения времени суммирования, сложение чисел про изводят параллельно во всех группах разрядов, на которые разделен сумматор, и прибавляют условную единицу переноса в каждую группу разрядов с последующим выбором правильного результата суммирования.
СмотретьЗаявка
846777
Л. Н. Сумароков, Ю. А. Попов, Р. М. Суслов
МПК / Метки
МПК: G06F 7/50
Метки: суммирования, чисел
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/2-249050-sposob-summirovaniya-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Способ суммирования чисел</a>
Устройство для суммирования двоично-десятичных чисел
Номер патента: 1001087
Опубликовано: 28.02.1983
Авторы: Беляускас, Ланцман, Лукшене, Яфетас
МПК: G06F 7/50
Метки: двоично-десятичных, суммирования, чисел
...генератора констант 2 и инверсные выходы разрядов регистра б, группу элементов ИЛИ 8, одни входы которых подключены к выходам элементов И 7, а другие входы - к выходам генератора 2 констант.Блок 1 управления содержит узел 9 формирования адреса, регистр 10 адреса, узел 11 памяти микрокоманд и регистр 12 микрокоманд, выходы 13- 1 б которого (соответствующие различным информационным полям регистра) соединены соответственно с управляющими/входами генератора 2 констант, сумматора 4, элементов И 5 группы и входами узла 9, на который также поступают из вне тактовые сигналы.Устройство работает следующим образом. При сложении десятичных цифр с оди. наковыми знаками первый операнд, поступающий по шине 3 данных, под упра влением блока 1...
Сумматор порядков чисел (ii)
Номер патента: 1837282
Опубликовано: 30.08.1993
Авторы: Горштейн, Грушин, Шевцов
МПК: G06F 7/50
Метки: порядков, сумматор, чисел
...младшихразряда модулей порядков вещественныхвходных чисел А и В при условии. что циклический перенос равен нулю.ЗНАК = ЗА =ЗВ (27)+ 4 В+ЗАхЗВ (32)где разряды порядка числа А поступают по . входу 23-2, разряды порядка числа В посту пают по входу 33-1,Сумматрр 10 вычитает четыре младшихразряда модулей порядка вещественныхвходных чисел А и В при условии, что цикли, ческий перенос равен 1, т.е, к младшему . разряду суммы прибавляется единица цик лического переноса 1 Р 13 = 1 А х 1 В (33)2 С 13 = 2 А+ 2 В (34)2 НЗ = 2 А+ 2 В (35)1 Р 23 =(1 А+1 В) х(2 А+2 В) (36)1 С 23 = 2 С 13 + 1 Р 23 (37)1 ЯЗ = 1 А+ 1 В (38)233 = гР 23+2 НЗ (39)333 = 2 С 13 + (1 Р 13 х 2 Н 3) + ЗН 2 (40)4 ЯЗ = (3 Н 2 х 1 С 23) + 4 Я 2 А, (41)где разряды порядка числа А...
Устройство для округления чисел
Номер патента: 769534
Опубликовано: 07.10.1980
Автор: Остриков
МПК: G06F 7/38
Метки: округления, чисел
...работающего в режимесчитывания информации, или иа базе комбинационной схемы. Колом адреса блока хранения констант 6 являются состоягпя триггера первого (младшего) разряда всех65 регистров 5.Общее число выходов, составляющие выходные шины блока храпения констант 6, определяется суммой где Р, (1=1,2 гг) - вел ц чи ц ы испол ьзуемых оснований.1(оличество выходных шин блока ранения констант 6 равно (и - 1), где гг - число используемых оснований. Первый и второй выходы блока хранения констант 6 образуют первую выходную шину блока хранения констант 6, третий, четвертый и пятый выходы - вторую выходную шину блока 6, шестой, седьмой и восьмой выходы - третью выходную шину блока 6,В блоке хранения констант 6 хранятся двоичные с.лова...
Устройство для вычисления разности квадратов двух чисел
Номер патента: 780006
Опубликовано: 15.11.1980
Авторы: Войтенков, Кальянов, Кравченко, Минц, Чинков
МПК: G06F 7/38
Метки: вычисления, двух, квадратов, разности, чисел
...вычисления разности квадратов двух чисел и-п 2 состоит в следующем.2 2В исходном состоянии в счетчике3 записано число (2 ф) где щ - чис"ло двоичных разрядов счетчика 3,а сумматор 9 и триггеры 5, 8 установлены в нуль,Необходимым условием для работыпредлагаемого устройства являетсяЖ 3 йхронность импульсов;" изкоторыхформируется число-импульсный код"возводимых в квадрат чисел (этиимпульсы могут Формироватьсяоднимгенератором импульсов).При поступлении на вход элемента ИЛИ 1 первых импульсов, соответствующих числам п и и , на его выходе Формируется только один импульс, что является следствием синхронности входных импульсных последовательностей, Импульс с выхода элемента ИЛИ 1 поступает на вход элемента 2 задержки и на вход второго...
Параллельный сумматор с контролем по четности
Номер патента: 1124283
Опубликовано: 15.11.1984
МПК: G06F 11/10, G06F 7/50
Метки: контролем, параллельный, сумматор, четности
...по седьмой группы соединены со входами. первого элементаИЛИ, выходы элементов И с восьмогопо одиннадцатый группы соединенысо входами второго элемента ИЛИ,первые входы одноименных элементовИ-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены со входами соответствуюиих разрядов первого слагаемого сумматора, вторыевходы одноименных элементов И-НЕгруппы и элементов ИЛИ-НЕ группы1 О Параллельный сумматор с контролем по четности (фиг, 1) содержит блок 1 формирования функций переноса, блок 2 формирования параллельных .переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования...
Предыдущий патент: Устройство для сравнения чисел, представленных число импульсным кодом
Следующий патент: Устройство для резервирования двоичного счетчика на лампах с холодным катодом
Случайный патент: Способ сварки пустотелых деталей