Номер патента: 238231

Автор: Тульский

ZIP архив

Текст

О-Д-И С-:А-Н И Е ИЗОБРЕТЕНИЯ 238231 Союз Соеетскиз Социалистических РеспубликК АВТОРСКОМ ИДЕТЕЛСТЮ Зависимое от авт. свидетельства53/18-2 аявлено 14.Х 11.1967 ( 120 Кл, 42 птз, 7/5 единением заявкиПриорите ПК СО Комитет по полам изсбпетениЙ и сткДытнЙ псн Созетв Минн;тсос СССР11,1969, Б юллетен ь9 К 681.325.54 (088.8 Опубликован Дата опубликования описания 10,1 Х.196 Авторизобретени ьск ектронных управляющих машин исти Заявите ЕСЯТИЧНЬЙ СУММАТО Известен десятичный сумматор, содержащий четыре полных двоичных сумматора с поразрядным переносом внутри тетрады и работающий с применением цепи коррекций,Предложенный десятичный сумматор содержит ряд связанных цепями переноса устройств сложения двух десятичных одноразрядных чисел (тетрад), каждое из которых состоит из четырех устройств выработки выходного сигнала суммы, соответственно в разрядах единиц, двоек, четверок и восьмерок, а также устройств выработки сигналов переноса и отсутствия переноса в следующую тетраду, и отличается тем, что каждое из устройств выработки сигналов суммы соединено со входами слагаемых соответствующих двоичных разрядов, а также со входами слагаемых предыдущих двоичных разрядов и со входами переноса и отсутствия переноса из предыдущей тетрады. Устройства выработки сигналов переноса и отсутствия переноса в следующую тетраду соединены также со входами всех разрядов слагаемых и со входом переноса из предыдущей тетрады, причем устройство выработки сигнала отсутствия переноса в следующую тетраду, кроме того, соединено со входом отсутствия переноса из предыдущей тетрады.Это повышает быстродействие описываемого су мм атор а. Сумматор отличается также тем, что, с целью обнаружения ошибок, каждое устройство сложения двух десятичных чисел содержит устройство контроля выходных сигналов, соединенное с выходами устройств выработки сигналов суммы трех старших разрядов и устройств выработки сигналов переноса.На фиг. 1 изображено устройство образования -й тетрады суммы; на фиг. 2 - устрой ство Х, для образования выходного сигналасуммы 5, в первом разряде т-и тетрады суммы; на фиг. 3 - устройство Хс для образования выходного сигнала суммы 5 в разряде двоек -й тетрады; на фиг. 4 - устройство 4 15 для образования выходного сигнала 54 в разряде четверок т-й тетрады; на фиг. 5 - устройство Хе для образования выходного сигнала 5 е в разряде восьмерок -й тетрады суммы; на фиг. 6 - устройство Л для образования 20 сигнала десятичного переноса Ет 4 т в (т+1)-ютетраду; на фиг. 7 - устройство У для образования сигнала Ет 1, сигнализирующего об отсутствии переноса в (т+1)-ю тетраду; на фиг. 8 - устройство контроля М.25На чертежах приняты следующие условныеобозначения: Х 1 и У Хз и Уе, Х 4 и У 4, Х, и У, - сигналы разрядов слагаемых; Е, - Е, - сигналы наличия и отсутствия переноса из пре дыдущей тетрады в т-ю тетраду; Е,4 т, Е;+1 -10 соответственно из -й в (+1)-ю тетраду; т, - сигнал ошибки.На вход устройства Х 8 подаются сигналы Х Х, Х Х У 8, У 4, У У Е, и их инверсии, На вход устройства Х 4 подаются сигналы Х, Х Х У 4, У, Уь Е, и их инверсии.На вход устройства Х., подаются сигналы Х, Х УУь Е; и их инверсии. На вход устройства Х, подаются сигналы Х У Е, и их инверсии, На вход устройств Л и 2 подаются сигналы Х 8, Х., Хъ, Хь У, У 4, У, У, и их инверсии, а также Е На вход устройства Л заведен, кроме того, сигнал Е,. На выходе появлгпотся сигналы Е; и и Е;, , которые дают информацию о наличии или отсутствии переноса в стар шую (+1) -ю тетр аду.На вход устройства ЛП заведены сигналы 58, 54, 5, Е; , Е;. Появление на выходе единичного сигнала т, свидетельствует о наличии контролируемой ошибки в -й тетраде.Функциональная схема десятичного сумматора может быть выполнена из переключателей И, переключателей ИЛИ и инверторов или из элементов НЕ - И. Узлы 2.8, Х 4, Х ХЛ и Л каждой тетрады построены так, что выходы устройств образования переноса и отсутствия переноса из младшей тетрады заведены в предпоследние каскады перечисленных узлов.В рабочем состоянии, когда на входы устройств поразрядного суммирования и образования сигналов переноса и отсутствия переноса одновременно поступают соответствующие сигналы, эти устройства выдают единичный сигнал, если выполнено одно из специальных логических условий. В противном случае на выходе названных устройств будет нулевой сигнал, Сигналы Е, и Е образованные соответствующими устройствам и в ( - 1) -й тетраде суммы, поступают в узлы Х Х 4, Х, Хь Л и Л -й тетрады суммы. 15 20 25 30 35 40 Превышение содержимым тетрады числа девять является контролируемой ошибкой. Контролируется также одновременное появление или единичных или нулевых сигналов Е и Е из каждой тетрады. Когда произойдет контролируемая ошибка, то устройство выдаст единичный сигнал т;,Предмет изобретения 1. Десятичный сумматор, содержащий связанные цепями переноса устройства сложения двух десятичных одноразрядных чисел (тетрады), каждое из которых состоит из четырех устройств выработки выходного сигнала суммы, соответственно в разрядах единиц, двоек, четверок и восьмерок, а также устройств выработки сигналов переноса и отсутствия переноса в следующую тетраду, отличаюиийся тем, что, с целью повышения быстродействия, каждое из устройств выработки сигналов суммы соединено со входами слагаемых соответствующих двоичных разрядов, а также со входами слагаемых предыдущих двоичных разрядов и со входами переноса и отсутствия переноса из предыдущей тетрады; устройства выработки сигналов переноса и отсутствия переноса в следующую тетраду соединены также со входами всех разрядов слагаемых и со входом переноса из предыдущей тетрады, причем устройство выработки сигнала отсутствия переноса в следующую тетраду, кроме того, соединено со входом отсутствия переноса из предыдущей тетрады.2. Сумматор по и, 1, отличающийся тем, что, с целью обнаружения ошибок, каждое устройство сложения двух десятичных чисел содержит устройство контроля выходных сигналов, соединенное с выходами устройств выработки сигналов суммы трех старших разрядов и устройств выработки сигналов переноса,238231ЙУ йУ й." ъ-": й Ь, Уе У, Уе У, его, Уе У е УуЙ" "А Ув Уе Ув УеУ 4 УвУе Уе Ув Уе Ув Ув Рв Ув Угасеев. УСоставитель И. Н. ГореловаРедактор Б. С. Нанкина Текред Л. Я. Левина Корректор О. И. ПоповаЗаказ 21346 Тираж 480 ПодписноеЦНИИГ 1 И Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, пр. Серова, д. 4Типография, пр. Сапунова, 2

Смотреть

Заявка

1203153

В. П. Тульский Институт электронных управл ющих машин

МПК / Метки

МПК: G06F 7/50

Метки: десятичный, сумматор

Опубликовано: 01.01.1969

Код ссылки

<a href="https://patents.su/6-238231-desyatichnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Десятичный сумматор</a>

Похожие патенты