Двоичный сумматор

О П И С А Н И Е 238230ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Рвсоубликависимое от авт. свидетельств Х 1.1967 ( 1168951/18-2 л, 42 ш,аявлен присоединением заявки Х 1 П 1 с, 6 0 ПриоритетОпубликовано 20 Л 1.1969. Бюллетень М Дата опубликования описания 18 Х 11.196 Комитет по селам обретений и открмти ри Совете Министров СССРУДЬ; 681.325.54(088.8 Авторизобретен и В. Лбрамо аявитель ЧНЫЙ СУМЧАТО 1тся к области вычислиИзобретение отнтельной техники.Известны двоичнводниковых элеменмы содержат больш щего в состав а на двойнох вой п эмпттср е сумматоры на полупроах. Однако известные схеое число элементов на разследующим образом.игнала 6 в соответствует Предложенный двоичный сумматор на полупроводниковых элементах, содержащий два последовательно соединенных полусумматора и цепь переноса, отличается тем, что в каждом пслусумматоре входные клеммы подключены ко входам диодной схемы совпадения и диодной сборки; выход схемы совпадения через резистор подключен к базе транзистора; база транзистора через второй резистор подключена к источнику смещения, а эмиттер подключен к выходу диодной сборки.Это позволяет упростить схему сумматора и улучшить его характеристики.На чертеже дана схема двоичного сумматора, содержащего полусумматоры А, В с диод- ными схемами совпадения и сборки, инверто)зы С, О, Е и диодную сбор,ку Рвыполненную на диодах Д 1 - Дь резисторах Р 1 - Я 1 о, транзисторах Т; - Т;,Сумматор работаетУровень входного слогическому О.Уровень входного сигнала, близкий к нулевому потенциалу, соответствует логической 1. Работа полусумматоря, входядгоичного сумматора, основан 1управлении транзистора по базоной цепям.5 Прп появлении на входах а и 6 (5 п С .)сдинаковых уровней (комбпнацпи 00 плп 1 Цтранзистор Т, (Т,) заперт, п с резистора Йз(Ло) снимается низкий уровень, соответствующий значению 5=0 (5=0),10 При комбинации 00 транзистор Т, (Т,) закрыт по эмиттсрной цепи, а при комбинации 11 - по базовой цепи. Прп появлснпп ня входах а и о (5 и С, ) разных уровней (комбинации 01 или 10 транзистор Т, (Т,) открыт, п15 с резистора Рз (Йо) снимается высокий уро;,с нь, соответствующий значению 5 =- 1 (5 = 0),Если ня входах а и Ь плп 5 п С; появитсяксмопняцпя 11 (два высоких у ровня), то транзистор одного пнверторя С плп 0 будет зя 20 перт, п с коллекторного резистора Р илп Й,знизкий уровень через схему 11 Л 11 (Е) подается на вход инвертора Е, транзистор Т,-,ксторого открывается, п на его выходе появляется высокий уровень, соответству ощпй на 25 личию переноса в следующий разряд С; т=1.Прп всех других комбинациях ня входах а п дили 5 и С 1 (00, 01, 10) транзисторы пнверторов С и В открыты; с пх входов снимаются высокие уровни, для которых схема 11 Л 11 (Е)30 представляет схему 11, транзистор Т.- ппвср238230 Г 1 рсдмст изобретения Составитель В, ТроицкТехрсд Л Я Левина сдактор Л.(орректор 3. И. Чваикииа дорова Заказ 1446/6 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытпй нрн Совете Министров СССРМосква, Центр, пр. Серова, д. 4 спография, пр. Сапунова,пора Е запирается, и на его выходе появляется низкий уровень соответствующий отсутствгпо нсрсноса в следуюн 1 ий разряд С, с =О. Двоичный сумматор па полупроводниковых лсмснтах, содержащий два, последовательно ;осдинснных полусумматора и цепь переноса, отличаюи 1 ийся тем, что, с целью упрощения и ., вьпиения надежности, в каждом полусуммат, рс входные, клеммы подключены ко входам диодной схемы совпадения и диодной сборки; выход схемы совпадения через резистор подключен к базе транзистора; база транзистора через второй резистор подключена к источнику 5 смещения, а эмиттср подключен к выходу дис,дной сборки, нрн;см выходы схемы совпадения каждого полусумматора соединены соотвстствснно со входами двух инверторов, выходь. котсрых подключены ко входам днодной 10 сборки; выход этой сборки подключен ко входу третьсго инвертора, выход которого соединен с шиной, переноса в следующий разряд.