Матричное устройство для сложения десятичных чисел

244713 ОП ИСАН И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(088.8) Комитет по делам изобретений и открытий при Совете Министров СССРАвторыизобретения Н. Н. Быченок и Ю. Л. ИваськивИнститут кибернетики АН УССР Заявитель МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛИзвестны матричные устройства для сложения десятичных чисел, представленных в фазо-импульсном коде, содержащие матрицу сложения, схему запоминания переносов и схему образования полной суммы.5Предлагаемое устройство аналогичного назначения отличается тем, что оно содержит блок схем ИЛИ, преобразователи фазоимпульсного представления чисел в пространственно-импульсное представление чисел и 10 преобразователь пространственно-импульсного представления чисел в фазо-импульсное представление чисел, выходы которых подсоединены через матрицу сложения ко входам блока схем ИЛИ и ко входам схемы 15 запоминания переносов, выходы блока схем ИЛИ подключены через схему образования полной суммы ко входам преобразователя пространственно-импульсного представления чисел в фазо-импульсное представление чи сел.Это позволяет упростить выполнение операции сложения чисел,На фиг. 1 изображена блок-схема предлагаемого матричного устройства сложения. 25Оно состоит:из двух одинаковых схем-преобразователей 1, каждая из которых преобразует фазо-импульсное представление десятичной цифры (слагаемого), подаваемой на вход схемы, в 30 импульсный сигнал на одном из десяти проводов О, 1, , 9, имеющихся на выходе этой схемы;матрицы сложения - схемы 2, работа которой заключается в том, что каждой паре импульсных сигналов, поступающих с выходов схем 1 на вход схемы 2, соответствуег импульсный сигнал на одном из ста проводов на выходе этой схемы; этот сигнал представляет собой сумму входных цифр;блок-схемы ИЛИ 3, работа которой состоит в том, что каждому импульсному сигналу, поступающему с выхода схемы 2 на вход схемы 3, соответствует импульсный сигнал на одном из десяти проводов О, 1 9, имеющихся на выходе этой схемы; этот сигнал представляет сумму по тпой 10 входных цифр;схемы 4 запоминания переносов;схемы 5 образования полной суммы, работа которой состоит в том, что каждому импульсному сигналу, поступающему по одному из десяти проводов с выхода схемы 3 на вход схемы 5, соответствует импульсный сигнал на одном из десяти проводов на выходе схемы 5. Номер провода, на котором появляется этот сигнал, зависит от положения схемы 4 запоминания переносов. Если схема 4 находится в положении, свидетельствующем о наличии единицы переноса, возникающейпри суммировании цифр предшествующих(младших) разрядов слагаемых, то номер выходного провода в схеме 5, на котором появится импульсный сигнал суммы по гпод 10входных цифр , 1 и единицы переноса измладших разрядов, будет на единицу большеномера провода, по которому на вход схемы5 поступил импульсный сигнал суммы цифри 1 по гное 10, в противном случае эти номерасовпадут;схемы-преобразователя б, которая преобразует пространственно-импульсное представление суммы по гпос 1 10 входных цифр , 1 иединицы переноса из младших разрядов вфазо-импульсное представление.Цифры слагаемых поступают на входы 7и 8.Результат операции сложения появляетсяна выходе 9.По соответствующим проводам десятипроводного канала 10 на схемы 1, 4, б поступаютцифры (константы) О, 1, , 9 в фазоимпульсном представлении,На вход 11 схемы 1 поступает сдвинутаяопорная последовательность импульсов (см.фиг. 2, б).В схемах 1 - б используются логическиеэлементы 12, реализующие функцию И; логические элементы 13, реализующие функциюИЛИ; запоминающие элементы 14 на ферритовых сердечниках с ППГ.Для управления работой схемы 5 в схеме 4имеется триггер 15 запоминания переносов,При суммировании по гпод 10 входных цифрс единицей переноса из младшего разрядавозникает единица переноса в старший разряд, связь схемы 5 со схемой 4 осуществляется по проводу 1 б. В том случае, когда переноса в старший разряд не возникает, связьсхем 4 и 5 по проводу 1 б отсутствует.Для установки триггера 15 в нулевое состояние, свидетельствующее об отсутствииединицы переноса из младшего разряда, насоответствующий вход этого триггера по проводу 17 из канала 10 поступает некоторыйсигнал - константа т.Для считывания единицы переноса в старший разряд с элемента 14 в схеме 4 на обмотку считывания этого элемента по проводу 18 из канала 10 поступает некоторый сигнал - константа и. Выбор значений константт и и до некоторой степени произволен. Необходимо только, чтобы по соображениям,которые будут приведены при описании работы матрицы сложения, значение т не превышало 8, а и при этом было по крайней мере на единицу больше, чем т, т. е. чтобывсегда сигнал т на проводе 17 предшествовалво времени сигналу и на проводе 18,Матрица сложения работает следующимобразом,Вначале фаз о-импульсные сигналы десятичных цифри 1 одновременных разрядовслагаемых поступают по входам 7 и 8 соответственно на один из двух входов всех эле 2447134ментов 12 И в схемах 1, причем каждая изэтих схем содержит по десять элементов И.На другие входы элементов И по каналу 10поступают фазоимпульсные сигналы цифр от5 О до 9, причем каждый сигнал поступаетна отдельный элемент 12 И. Совпадениедвух пар одинаковых сигналов приводит к тому, что на выходе элемента И с -ми входными сигналами в первой схеме 1 и на выходе элемента И с 1-ми входными сигналамиво второй схеме 1 появляются сигналы совпадения, являющиеся пространственно-импульсными представлениями цифр, поданных повходам 7 и 8 на входы матрицы сложения15 схемы 2. Эти пространственно-импульсныесигналы поступают на обмотки записи соответствующих элементов 14 и запоминаются вэтих элементах. Так как количество возможных значений цифр ,и 1 равно десяти, то и20 каждая схема 1 содержит по десять элементов 14.В том же временном такте, в котором навход матрицы сложения подаются цифры слагаемых г и 1, на нулевой вход триггера 15 за 5 поминания переносов в схеме 4 по проводу 17из канала 1 О поступает некоторый фазо-импульсный сигнал - константа т и устанавливает этот триггер в нулевое состояние,В этом же такте по проводу 18 из канала 10ЗО на обмотку считывания элемента 14 в схеме4 поступает фазо-импульсный сигнал - константа цифры и (и)т) и в случае, когда вэтом элементе была записана единица переноса, возникшая при суммировании цифр35 младших разрядов (подробнее об этом см,ниже), на выходной обмотке указанного элемента 14 в схеме 4 возникает импульсный сигнал, устанавливающий триггер 15 в единичноесостояние. Если же перенос из младших раз 40 рядов отсутствует, триггер 15 останется в нулевом состоянии,После того как в схемах 1 на указанныхэлементах 14 произойдет запоминание пространственно-импульсных представлений45 цифри 1, на обмотки считывания всех элементов 14 в схемах 1 по входу 11 поступаетимпульс сдвинутой опорной последовательности (см. фиг. 2,б). Этот импульс возвращает-й и 1-й элементы 14 в исходное состояние,50 При этом на -й и 1-й выходных шинах соответствующих схем 1 появятся два импульсных сигнала, которые поступят на входы(+1)-го элемента 12 И в схеме 2. Поскольку количество возможных сочетаний значе 55 ний цифри 1 равно ста, то и схема 2 содержит сто элементов 12 И.Пространственно-импульсный сигнал, полученный в схеме 2, поступает на вход схемы 3, где он распределяется через соответст 60 вующий элемент 13 ИЛИ на один из десяти проводов, имеющихся на выходе этой схемы. Причем номер такого провода представляет сумму входных цифр по гпод 10. Так какчисло возможных значений цифры суммы65 (+1) гпой 10 равно десяти, то в схеме 3 ис50 55 б 0 65 пользуется десять элементов 13 ИЛИ, на входы каждого из которых поступают только те импульсные сигналы с выхода схемы которые представляют одну и ту же десятичную цифру этой суммы.В случае, когда (+1) - 10, импульсный сигнал, полученный в схеме 2, поступает также на вход схемы 4 запоминания переноса. В этой схеме он проходит через элемент 13 ИЛИ, поступает на обмотку записи элемента 14 и запоминается. Элемент ИЛИ в схеме 4 необходим для приема на обмотку записи этого элемента 14 всех тех сигналов с выхода схемы 2, которые соответствуют случаю, когда (+1) - 10, т. е. наличию переноса в старший разряд. Кроме того, как это будет показано ниже, указанный элемент 14 необходим еще для приема сигнала переноса, возникающего на отдельном выходе схемы 5 в том случае, когда (1+1) гпод 10+1=10, т,е. сумма по той 10 входных цифр с единицей переноса из младших разрядов равна десяти.С выхода схемы д импульсный сигнал, представляющий сумму по гпос 1 10 цифр 1 и 1, поступает на вход схемы 5. В этой схеме он подается на один из двух входов соответствующих двух элементов 12 И, другие входы которых управляются сигналами с триггера 15 запоминания переносов в схеме 4, В зависимости от положения триггера 15, т. е, в зависимости от наличия или отсутствия единицы переноса из младших разрядов, сигнал проходит через один из указанных двух элементов 12 И, с выхода которого сигнал совпадения попадет через элемент 13 ИЛИ на один из десяти выходных проводов в схеме 5,В том случае, когда триггер 15 находится в единичном состоянии, т. е. имеется перенос из младших разрядов, номер выходного проВода Окажется на единицу больше номера входного провода. Когда триггер 15 нахсдится в нулевом состоянии, номер выходного провода совпадет с номером входного провода. Таким образом, на выходе схемы 5 появляется сигнал, представляющий сумму по гпой 10 цифр 1 и 1 с единицей переноса из младших разрядов,(в том случае, если она имеется). Если в результате указанного суммирования в схеме 5 появится перенос в старший разряд (это может иметь место в том случае, когда (+1) гпос 1 10=9 и, кроме того, при наличии единицы переноса из младшего разряда, т, е. когда (1+1) гпос 1 10+1=10), импульсный сигнал этой суммы с выхода соответствующего элемента 12 И в схеме 5 помимо выходного нулевого провода триггера 15 (через соответствующий элемент И ИЛИ) по проводу 1 б поступит еще на схему 4 запоминания переносов.В следующем такте сложения (при суммировании цифр следующих разрядов) сигнал - константа п производит считывание сигнала, записанного на элементе 14, и устанавливает 10 15 г 0 г 5 30 35 40 45 в единичное состояние триггер запоминания переноса. Благодаря этому сложение цифр, поступающих на вход матрицы сложения в этом временном такте, произойдет с учетом переноса, возникшего в предыдущем такте.С выхода схемы 5 сигнал, представляющий сумму по гпод 10 цифр 1, 1 и единицы переноса из младших разрядов (в том случае, когда она имеется), поступает на обмотку записи одного из элементов 14 в схеме б и запоминается на этом элементе, Схема б содержит десять элементов 14, так как цифра указанной суммы может принимать одно из десяти значений.После того как в схеме б на соответствующем элементе 14 произошло запоминание импульсного представления цифры суммы по тос 1 10 цифр 1 и 1 с единицей переноса из младших разрядов или без нее, на обмотки считывания всех элементов 14 в схеме б поступают фазо-импульсные сигналы цифр от О до 9, причем каждый сигнал поступает на отдельный элемент. Включение элементов 14 в схеме б выполнено таким образом, что на элемент, подсоединенный к выходному проводу с номером О схемы 5, по соответствующему проводу канала 10 подается сигнал - константа 0, на элемент, подсоединенный к выходному проводу с номером 1 схемы 5 - сигнал - константа 1 и т. д, Благодаря этому в схеме б происходит преобразование пространственно-импульсного представления суммы по гпод 10 входных цифр 1, 1 и единицы переноса в соответствующее фазо-импульсное.Полученный фазо-импульсный сигнал искомой суммы поступает на выход 9 через элемент 12 ИЛИ, который собирает десять возможных фазо-импульсных сигналов цифр сммы с выходов десяти элементов 14.Указанная выше процедура совершается непрерывно при поступлении цифр всех разрядов слагаемых на вход матрицы сложения и приводит к появлению на ее выходе непрерывной последовательности цифр - суммы этих чисел в фазо-импульсном представлении. Предмет изобретения Матричное устройство для сложения десятичных чисел, представленных в фазоимпульсном коде, содержащее матрицу сложения, схему запоминания переносов и схему образования полной суммы, отличающееся тем, что, с целью упрощения выполнения операции сложения чисел, представленных в пространственном-импульсном коде, оно содержит блок схем ИЛИ, преобразователь пространственно-импульсного представления чисел в фазо-импульсное представление чисел и преобразователи фазо-импульсного представления чисел в пространственно-импульсное представление чисел, выходы которых подсоединены через матрицу сложения ко входам блока схем ИЛИ и ко входам схемы запо244713 минания переносов, выходы блока схем ИЛИ подключены через схему образования полной суммы ко входам преобразователя Фиг.,т Состазитеаь А. А. Плащин едактор Б. С. Нанкина Техреду А. А, Камышиикова Корректор Е. Н. ЗубкоТираж 480 Подписноее,чаи изобретений и открытий лри Совете Министроз СССР Москва, Центр, пр. Серова, д. 4 ипографня, пр, Сапунова 3 аказ 2588/2ЦНИИПИ Комитета пространственно-импульсного представлений чисел в фазо-импульсное представление чисел.