Мирующее устройство последовательногодействия

Номер патента: 1012435

Опубликовано: 15.04.1983

Авторы: Антонюк, Данилин, Душин, Смажевский

МПК: H03K 13/02

Метки: аналого-цифрового, преобразования

...выдачу управляющих сигналов на блоки 2, 4, 5, 7-15.Для обеспечения работы устройстватребуется формирование большего количества управляющих сигналов, чем вустройстве-прототипе, в связи с чемраспределитель импульсов в БУ 3 име"ет лищь большее число выходов, оставаясь неизменным .по структуре. Им-,пульсы -с генератора поступают наделитель 21 для формирования импуль.сов запуска .ПНК 1 с требуемым периодом, на счетчик 15 для сдвига информации в регистры 17 и 18 на распределитель импульсов в БУ 3 и на рас"пределитель импульсов 20, Входныесигналы БУ 3 несут информацию о состо"янии блоков устройства, обеспечиваявыдачу управляющих сигналов, действиекоторых зависит от режима работы уст 1ройства. Распределитель импульсов 20совместно. с...

Номер патента: 1200278

Опубликовано: 23.12.1985

Авторы: Сагдеев, Червяков, Швецов

МПК: G06F 7/38

Метки: арифметическое

...1, квадратор 2,сумматор-вычитатель 3, коммутатор 4,сдвиговый регистр 5, информационныевходы 6 и 7, выход 8, вход 9 пуска,вход 10 кода операции, распределитель11 импульсов, элемент ИЛИ 12, элементИ 13, элемент 14 задержки, элементИЛИ 15, элемент И 16 и 17, элементНЕ 18 и 19, элемент ИЛИ 20, триггер 21.Устройство работает следующимобразом,Арифметическое устройство выполняет операции сложения, вычитания иумножения при кодах на входе 10 ко 1да операции ,соответственно 0 1. "ОО" и " 1 1 " .При операции сложения сумматорывычи т атели 1 и 3 установлены в р ежим суммирования кодом входа 1 0 чере з элемент ИЛИ 2 0 и единичныйвход триггера 2 1 . Коммутатор 4 о б е спе чивае т передачу данных на выход спервого...

Номер патента: 372726

Опубликовано: 01.01.1973

Авторы: Бурлаков, Кухарев, Скурихин, Юрченко

МПК: H04L 17/02

Метки: ijirlt, laai, аппаратаbcecoioshahisyrrrtn, передатчик, телеграфного, ••••5дя

...1 через схемы И 4 и схемы сборки 7 записывается в триггеры регистра сдвига 8. Через /4 длительности элементарной кодовой посылки (1 О) триггер записи 15 вновь переходит в состояние О, тем самым прекращая импульс записи кодовой комбинации в регистр сдвига. Длинный строб (/41 О) позволяет исключить влияние дребезга контактов 1 на достоверность передачи.За время стартовой посылки и соответственно, переписи кодовой комбинации в регистр сдвига работа схем И 45 - 47, формирующих импульсы управления для продвижения кодовой комбинации по регистру сдвига, запрещена. По окончании стартовой посылки и установки триггера записи 15 в состояние О со схем И 45 47 в регистр сдвига поступают импульсы управления, Регистр сдвига управляется по...

Номер патента: 790017

Опубликовано: 23.12.1980

Авторы: Абалтусов, Балашов, Владимиров, Городецкий, Матросов

МПК: G11C 15/00

Метки: запоминающее, логическое

...В режиме хранения информации устройство реализует два подрежима: запись информации и считывание информации.Запись информации, поступающей через входные информационные шины 28, на многоканальный вход 2 элементов И 1, осуществляется через выходы элементов И 1, регистр 16 разрядов и через входы 20 в первые разряды регистров 19.1 - 19.п сдвига накопителя 19. Затем на входы 21 регистров 19.1 - 19.п сдвига накопителя 19 поступает сигнл от блока 22 управления, по которому происходит сдвиг информации из первых разрядов регистров 19.1 - 19.п сдвига во вторые разряды. После этого через входные информационные шины 28, элементы И 1 и регистр 16 разрядов информации записывается в первые разряды регистров 19.1 - 19.п сдвига накопителя 19 и...

Номер патента: 945980

Опубликовано: 23.07.1982

Авторы: Андросенко, Власов, Ландык, Морозов

МПК: H03K 13/20

Метки: временных, двоичный, интервалов, код, преобразования

...посылает последовательно по тактам управляющие сигналы на соответствующие входы блоков устррйства.Первый управляющий сигнал поступает с выхода 21 блока 1 управления на пер- зо вый вход регистра 3 адреса и регистра 5 числа, в результате чего по адресу, хранящемуся в регистре 3 адреса, из бпока 4 памяти в регистр 5 числа переписывается код времени 11 изменения35 состояния канала и код состояния ("0" или "1"), предшествукщего этому изменению. В это же время происходит модификация адреса в регистре 3, Затем блок 1 управления осуществляет безусловный переход во второе состояние, и управляющий сигнал поступает с его выхода 22 на первые (управляющие) входы коммутаторов 11 и 12 и через элемент ИЛИ 14 - на управляющие входы (третий) сумматора...