Накопительный десятичный сумматор

О П И С А Н И Е 22267ИЗОБРЕ ТЕНИ ЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Свата Советских Социалистических РесстблииЗависимое от авт. свидетельст Заявлено 04.Х 1,1968 ( 1280871/18-2с присоединением заявкил. ПКб 067 йомитет со делам иаобретеиий и отирыти ори Совете Министров СССРиоритет Опубликовано 03,71.1970, Бюллетень1 Дата опубликования описания 16.1 Х.1970 УДК 681,325,54(088.8) Авторыизобретения С. М. Голик и Ю. Т, Чи аявитель НАКОПИТЕЛЬНЫЙ ДЕСЯТИЧНЫЙ СУММАТО мяти 2 с элес Предложенное устройство относится к области вычислительной техники и предназначено для суммирования чисел в десятичном коде,Известен накопительный десятичный сумматор, содержащий преобразователь фазового представления кода в число импульсов, фазоимпульсныи элемент памяти с элементами ИЛИ и цепь формирования импульса переноса, содержащую триггер с раздельными входами и элемент И.Однако в таком сумматоре исключение ошибки при суммировании чисел и переноса достигается за счет разнесения во времени импульса пачки и импульса переноса, что уменьшает быстродействие сумматора.Предложенное устройство отличается тем, что в нем цепь формирования импульса переноса содержит триггер со счетным входом и элемент И, причем счетный вход триггера соединен с выходом фазоимпульсного элемента памяти, выход триггера соединен с одним из входов элемента И, с другим входом которого соединена шина импульсов опроса.Это позволяет повысить быстродействие сумматора за счет того, что импульс переноса выдается в момент опросного импульса,На фиг. 1 показана схема сумматора; на фиг. 2 - временные диаграммы его работы,Сумматор содержит преобразователь 1 фазового представления кода в число импульсов,фазоимпульсныи элемент па тен. тами ИЛИ 8 и 4.Преобразователь 1 содержит триггер 5 и элемент И б. На шину 7 подаются опорные нулевые импульсы, на шину 8 - импульсы числа В, на шину 9 - тактовые импульсы Т на шину 10 - команда сложения, на шину 11 - тактовые импульсы Т на шину 12 - перенос из предыдущего разряда, на шину И - импульсы числа А, Цепь формирования импульса переноса содержит триггер 14 со счетным входом, элемент И 15, шину импульсов опроса 1 б, шину импульсов установки 0 17, выход переноса 18.Устройство работает следующим образом.На вход триггера 5 по шине 8 постпают импульсы с фазой числа В (0(В(9), на шину 7 - опорные нулевые импульсы. Таким образом, на левом входе элемента И б цифра представлена длительностью импульса. При наличии стробимпульса (команда сложения) на шине 10 с выхода элемента И б выдаются импульсы (тактовой частоты Т,), число которых соответствует длительности импульса на левом входе элемента И б, и поступают через элемент ИЛИ 4 на счетный вход элемента памяти 2. С выхода элемента памяти 2 импульсы поступают на счетный вход триггера 14. Триггер 14 служит для анализа наличия переноса. Он устанавливается3в нулевое состояние импульсами по шине 17, частота которых в два раза меньше частоты нулевых опорных импульсов,Если А+В(10, то в течение интервала времени от момента установки триггера 14 в О до опорного нулевого импульса один импульс с выхода элемента памяти 2 поступает на счетный вход триггера 14. Триггер 14 устанавливается в единичное состояние и выдает запрещающий потенциал, поступающий с выхода триггера на вход элемента И 15. На второй вход элемента И 15 по шине 1 б поступает импульс опроса с частотой, в два раза меньшей частоты нулевых опорных импульсов, сдвинутый на полпериода счетных тактовых импульсов относительно нулевой опорной частоты. В этом случае на выходе 18 элемента И 15 импульс переноса отсутствует. Если А,+В)10, то в течение интервала времени от момента установки триггера 14 в нулевое состояние до опорного нулевого импульса С выхода элемента памяти поступают на счетный вход триггера 14 два импульса. 272671 Первый импульс устанавливает триггер 14 в единичное состояние, а второй возвращает его в нулевое состояние. С выхода триггера 14 выдается разрешающий потенциал, поступаю щий на вход элемента И 15. При поступлении импульса опроса по шине 1 б на выходе 18 элемента И 15 появляется импульс переноса.Предмет изобретенияНакопительный десятичный сумматор, содержащий преобразователь фазового пред.ставления кода в число импульсов, фазоимпульсный элемент памяти с элементами 15 ИЛИ и цепь формирования импульса переноса, отличающийся тем, что, с целью повышения быстродействия, цепь формирования импульса переноса содержит триггер со счетным входом и элемент И, причем счетный вход 20 триггера соединен с выходом фазоимпульсного элемента памяти, выход триггера соединен с одним из входов элемента И, с другим входом которого соединена шина импульсов опроса.ч(7,/Тираж 480 Подписноео делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4;5