Патенты с меткой «вычисления»

Номер патента: 1608656

Опубликовано: 23.11.1990

Автор: Ревинский

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...корня, единицу младшего раэ ряда.Одновременно с работой первого квадратора 5 инкрементор 4 увеличивает результат, сформированный блоком 2 .вычисления приближенного значения,40 на единицу младшего разряда мантиссы. Полученный таким образом результат с выхода инкрементора 4 поступает на вход второго квадратора 6, результат с выхода которого поступает на инфор" 45 мационный вход второй схемы 8 сравне-, ния, где сравнивается с входным операндом, поступившим с входа 1 операн" да устройства на вход эталона второй схемы 8 сравнения, На выходах второй 50 схемы 8 сравнения формируется .результат сравнения, в соответствии с кото 1 те рым посредством связи выхода Больше второй схемы 8 сравнения с входом разрешения первого входа второго 55...

Номер патента: 1608660

Опубликовано: 23.11.1990

Автор: Литвинов

МПК: G06F 7/72

Метки: вычисления, кода, модулярного, позиционных, характеристик

...6 и 7 деления на константу могут быть реализованы с помощью блоков памяти или комбинационной логики.Устройство работает следующим образом.Код числа и (М,М.,М) с входов 9 группы поступает на входы соотвующих блоков 2.1-2,п умножения на константу, в которых определяются вепичиныф; К . Полученные значения поступают на входы многовходового сумматора 3 и блока 4 суммирования вычетов. В результате на выходе блока 4 суммирования, работающего по модулю К , появится код числа К, т.е. значенйе ядра числа. В многовходом "умматоре 3 заФиксироваис значение суммы Г 0; К;, которое поступает на1 содин вход сумматора 5 и вход блока 6 деления на константу. По входу 10 на другой вход сумматора 5 подается константа уточнения ранга, равная К или К /2 при...

Номер патента: 1608689

Опубликовано: 23.11.1990

Авторы: Кухарев, Павловский, Тропченко

МПК: G06F 17/14, G06F 19/00

Метки: вычисления, полиномиальных, процессор, систолический, функций

...вычетов по модулю Р ф Рйф Ръ производится В соответствии с принципами табличной арифметики посредством обрацения к секциями 20-22 трехсекционного ПЗУ 19.В каждой с(с С 1 3) секпии данногоПЗУ хранятся остатки от деления (вычеты) всех возможных произведенийувход пх по модузгю Р. Аналогичныефункции выполняет трехсекционное ПЗУ1608689 26, только в каждой 1 с-й секции которого записаны остатки от деления(вычеты) всех возможных сумм видас( (У 1 ох Ы ьх ) тос 1 Р я + х ) шос 1 Р.Через (И) такт с начала второго этапа будут сформированы результаты у Ььх у Юьи уЗ в Х на вь37-39 соответственно последнего операционного блока 5. С указанных выходов результаты поступают на выходсистолической матрицы 4 и далее навходы 47-49 блока 6 восстановления.В...

Номер патента: 1612294

Опубликовано: 07.12.1990

Автор: Романов

МПК: G06F 7/52

Метки: величины, вычисления, обратной

...ранее вычисленному (хранящемуся в регистре 6) результату,Итерационный процесс протекает до выполнения иитерации, что обеспечиваетвычисление обратной величины с погрешностью ЛУ 2Таким образом, алгоритм работы предлагаемого устройства имеет вид с учетомусловия (1)Х),н 1= Х),+ 9 Х 2" ), Х),п-фх),,ф) - Х)-1, У= У)-1 л, Х), = Х)-1,п(3)Х = Х), У = 1,=,и - з,и, ,п,где- номер итерации текущего вычислительного процесса;) - номер обращения к устройству.Устройство позволяет повысить быстродействие вычисления обратной величиныпри 2 и приращениях аргумента, сохраняя при этом возможность работы в обычных условиях (1).П р и м е р, Предположим, чтоХ 1 = 0,100000, У 1 = 1,111111,г 1,5 = 0,000000100000. Необходимо вычислить У 2 для Х 2 = 0,100001....

Номер патента: 1615709

Опубликовано: 23.12.1990

Авторы: Поваренко, Пысин, Чернышев

МПК: G06F 7/548

Метки: арктангенса, вычисления, отношения, функции

...101 ления, два блока умножения, первый блок сравнения, два коммутатора, вычитатель, сумматор-вычитатель, причем выходы первого и второго коммутаторов соединены с входами соответственно делимого и делителя блока де ления, вход первого коэффициента аппроксимации устройства соединен с входом первого сомножителя первого умножителя, вход второго коэффициента аппроксимации устройства соединен с входом уменьшаемого 10 вычитателя, выход которого соединен с входом первого сомножителя второго умножителя, вход второго сомножителя которого соединен с выходом блока деления, выход второго умножителя соединен с пер вым информационным входом сумматоравычитателя, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия за счет работы с...

Номер патента: 1615710

Опубликовано: 23.12.1990

Авторы: Григорьян, Мазурчук, Свешникова, Стасюк

МПК: G06F 7/548

Метки: вычисления, косинуса, области, синуса, т-изображений, функций

...дискреты функции синуса (выходы 10(К или косинуса (выходы 9(К в области Т-изображений,Таким образом, подав на входы устройства соответствующие входные значения, по рекуррентным формулам (4) на выходах 10 функции синуса последовательно получим соответствующие значения у, а на выходах 9 функции косинуса - соответствующие значения . Формула изобретения Устройство для вычисления функций синуса и косинуса в области Т-изображений по авт.св. М 1012248, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет одновременного вычисления и отсчетов функций синуса и косинуса в области Т-изображений, (где и - количество отсчетов аргумента), в него введены первая и вторая группы умножителей, первая и вторая...

Номер патента: 1617445

Опубликовано: 30.12.1990

Авторы: Жабин, Кожевников, Макаров, Ткаченко

МПК: G06F 17/10

Метки: вычисления, многочленов

...значение 4 Ы 1 где Ы. = 2 а, - а, - а - аз в а ааатакже знак К. По положительному перепаду синхросигнала значение,ф 1 записывается в регистр 7. Знаковый разряд О поступает на первый вход элемента И 17, и если О О, на выходе элемента ИЛИ 16 Формируется единичный сигнал, определяющий операцию вычитания сумматору - вычитателю 9. В противном случае на выходе элемента ИЛИ 16 присутствует 0 и сумматор-вычитатель 9 выполняет операцию суммирования. Так как в счет. чике 15 записана "1", то на выход коммутатора передается нулевая информация с входа 4.2. На выходе сумматора 6 формируется значение,пД. а на выходах квадратора 8 - К . По отрицательному перепаду синхросигнала в регистре 1 О фиксируется информа 50 ция (-Р(х)+ О). Кроме тсго,...

Номер патента: 1619246

Опубликовано: 07.01.1991

Авторы: Авгуль, Гришанович, Егоров, Костеневич

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, фундаментальных, функций

...Реда За ВН 7 Государственног 113035Подписноетениям и открытиямская наб., д. 4(5 иражомитета по иэоосква, Ж, Р ГКНТ СССР оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 О Изобретение относится к вычислительной технике и микроэлектронике ипредназначено для реализации всехФундаментальных симметрических буле 5вых Аункций (с.б.А.) четырех переменных,Цель изобретения - повышение быстродействия устройства.На чертеже представлена схема устройства для вычисления Аундаменталь-:ных симметрических булевых Аункций.Устройство содержит второй мажоритарный элемент 1 с порогом четыре,первый мажоритарный элемент 2 с порогом пять, элемент И 3, четыре инАормационных входа 4 - 7, два настроечных входа 8 и 9, выход 10,Устройство...

Номер патента: 1619257

Опубликовано: 07.01.1991

Автор: Шимбирев

МПК: G06F 7/544

Метки: вычисления, произведений, суммы

...регистра 35, который осуществляет умножение ц на 1/2, т.е. формирует ц 1/2, эта величина передается на выход 36.Переменная Ч 1 поступает на сумматор 38, где осуществляется вычитание контакта константы 1/2 Я=1/2,з) которая поступает на второй вход сумматора 38, т.е. формируется величина Ч =Ч 1 -1/2, формула (3)Значение Ч пе-Ч, )= Ч,)-Ч;Ч;( -Ч,;ц;-ц (4)ц, -ц1Ц,ъЧ 1 при 0 при 1 при 0 при 1 при 0 при 50 55 Ч)вв 1 Ч, при Ч,-Ч,;Переменные ЦЧ - .Ц -Ч, закодированы кодами двоичных переменных Оредается на выход 39. На выход 42 пе редается код Ц,=Ц 1, который стробируется с выхода коммутатора 33 в элементе 4 1 запрета с помощью сигнала, поступающего с выхода 37 и задержанного на элементе 40 задержки,Затем производится определение величин Ч и...

Номер патента: 1619299

Опубликовано: 07.01.1991

Авторы: Каневский, Корчев, Поваренко, Филимонов

МПК: G06F 15/332

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...олей значения И ц Я, соответственно. На вьходах умцожцтелей 20.1 и20,2 значения У ," и У, И соотнетст,о 2 овенно. На выходах сумматопов 22.1и 22,2 значения УИи УМэ+ УттэОО 2соответственно. В регистрах 23.1.1,23,1,2, 23,1,3, 23,1,4 значения Уо 4,У 1 т., УЫ, УЫэ соответственно. Во 2регистре 23.2,1 значение У Уэ + УоИэ.Тринадцатый такт. На входе 16 нулевое значение. Состояние триггеров17,1-17.3 соотнетстнует предыдущему2такту. На входе значение Уэ, В регистрах 19.1.2, 19.1,2, 19.1.3, 19.1.4значения У, У, У , У э соответственно. В регистрах 19.2.1, 19.2.2,19.2,3 значения У , У У соотнетст 2 2венно. На входах 21.1 ц 21,2 умножителей значения Ы эи У з соответственно. На выходах умножителей 20.1 и10 2020.2 значения У и У Исоответст 2венно. На...

Номер патента: 1619300

Опубликовано: 07.01.1991

Авторы: Корчев, Поваренко

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...диаграммах показан результат У4 (где- номер итерации, 1 - номер операнда), записываемый в соответствующих блоках 5-10 памяти.Первый таку (фиг.4). На первом входе А арифметического блока 3 значение Хо, на втором - Хб, На выходе блока 3 значение У на входах весового коэффициента блока 3 установлено значение соответствующего поворачивающего множителя, которое поступает с соответствующих выходов блока 11 постоянной памяти.Второй такт (фиг,5). На входах А и В арифметического блока не меняется.Значение У, записано в первый регистр блока 9 памяти,Третий такт (фиг,6). На входах А и В блока 3 значения Х и Х соотственно. Записьинформации йроисхсдит последовательно в блок 9 памяти. На входах весового коэффициента блока 3 следующее значение...

Номер патента: 1619303

Опубликовано: 07.01.1991

Авторы: Василькевич, Яцимирский

МПК: G06F 15/347

Метки: вычисления, двумерной, свертки

...- задержанная на такт сумма с, на вы- .ходе регистра 14 - задержанный натакт отсчет Ь ,, на выходе регистра 15 - задержанный на два такта от.счет Ь;1-1В такте (И 12) на выходе сумматора 3 появляется сумма с 1+ =Ь 1+1 + Ь, . на выходе реитра 12 " за держанная на такт сумма с , на выходе регистра 13 - задержанная на два такта сумма с, на выходе регистра 15 - задержанный на два такта отсчет Ь; , а на выходе сумматора 15.появ 1,1ляется сумма й.; = Ь:,+ Ь,+, .В .такте (М+ +3) на выходе сумматора 4 формируется сумма с 1 +с 1 И - Ь,1-+ ЬН 4,-1 Ь 1-11 Ь 1+1,)М на выходе сумматора 6 формируется сумма с + Й 1 = Ъ + Ь .+ + Ь,1+ Ь 1+ на выходе регистра5 1616 появляется задержанный на три такта отсчет Ь,1В такте (М+ +4) на выходе умножителя 9...

Номер патента: 1621043

Опубликовано: 15.01.1991

Авторы: Кухарев, Новоселов, Тропченко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, процессор, систолический, фурье, четырехточечного

...блока "01", а второго блока - "00". Таким образом, входной операнд хо во втором блоке, проходя через коммутатор 26 (управляющие сигналы "00") умножается на +1, в первом блоке во втором такте происходит сложение входного операнда х с накопленным х и запись хо + х в регистр "5. В третьем такте (фиг.5) включается в работу третий блок 3, при этом с учетом задержки счетного импульса состояние счетчиков первого, второго и третьего вычислительных блоков "10" "01", "00. В этомА 2такте в цером блоке 2 в регистре 15 зацисыается сумма (х о + х+ + х ), о втором блоке 3 входной операнд х, проходя через коммутатор (управляющие сигналы 01) умножается на "1, складивается с х и результат записывается в регистр 15, в третьем блоке 2 в этом такте...

Номер патента: 1624445

Опубликовано: 30.01.1991

Авторы: Горбачев, Гусятин, Либероль, Руденко, Тимченко

МПК: G06F 7/552

Метки: вычисления, степной, функции

...= х где х - поо)(сггРЕе,( и гтрЕатете нье действительц; чи,(лС ПО.10 СИТСПЦЬЭ(ТР 1 Ц", Г .,ЦСцельс .,слд. Уг.1 ос,ог(Г Г1 т вычисления,споц,.уя; ,ч;(С БО 1 СТ(сЗ , РПСц" ;ПИ; И "С Р -грацценно) с. : ;)м цця дг т;. -мецтд, ри этом ;т(я;т (ьц,я и-НОСТЬ БЬ)С.,РЦИ 51 т"ЦС ,УЦ.ЦИ 1нд Вссй области спрцбудет грегьпдт, гсцт(; ц : ,р: 11 ГГ ГИ Е( Т)ЗИЧС)ГСДН 1 ЯТлблиНос сР;( н с ( Рп(ц)ЦРДЕЦМ ШДГ1хЛ(С(КС Г)прРДелим ;исл ПВОИЧНОГО КГЛД тсблич ног о црс О зс,х р ,5;н К аргу Рна н рвалГт;цл(ци ф,ць: и ние,ргум( нтд и К;,с: О(и к 1 з -енеик) Аункцип 1 рд Гце.овд г.1(. -цо, если прел г 1 ц , усис ь гдб -личцс)м Биде д Р.сОро и:и.,5 ц минтевеце, т) зд (чО: (",дци 1 Гдвигд друм( г, и дноозндеИ Ауцкдш, но мо но:гпи( с -ЕцЕ СКОО О: Д (С ; АЦ.П;и Ц ЦС--...

Номер патента: 1624482

Опубликовано: 30.01.1991

Авторы: Дубчак, Красиленко, Одиноков

МПК: G06E 1/00, G06F 15/66

Метки: вычисления, изображений, логических, оптоэлектронное, функций

...с изображением Х 1, так как все разряды счетчика вначале обнулены, результирующее иэображение перемножается с Х 2, получается Х 1 Х 2 и т.д т,е. на сигнальном выходе последнего ОУТ 1 л формируется за первый такт изображение ОХ 1,Хл, а в случае, если О изображение "1" по всей апертуре, т.Х 1 Хл, полученное изображение перемножается на ОУТ 4, управляющим оптическим входом которого является иэображение маски из ОЗУ, расположенной по О-м, адресу, разрешающей выполнение заданной логической функции при данном состоянии аргументов Х 1 Хл, Используя квжрый раз новую маску можно менять тип логической операции по всей выходной апертуре и по каждой ячейке в отдельности. Например, если для двух изображенийХ 1 и Х 2 по фиксированной ячейке нужно...

Номер патента: 1631537

Опубликовано: 28.02.1991

Автор: Беляков

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...для формирования адреса следующей команды врегистр 6. При условии Р 1 Р 2 =11 устанавливается признак готовностирезультата. Если Р 1 Р 2 = 00, то записанная команда указывает на ошибочный результат (либо имеет местонедопустимая комбинация входных переменных, либо неправильно сформирована последовательность переходовмежду ячейками памяти блока управления 5), В этом случае значение счетчика 7 увеличивается на единицу иинициируется повторное вычисление.Если счетчик 7 переполнен, считается, что имеет место устойчивый сбой(отказ), на выходе 21 формируетсясигнал ошибки, признак готовностирезультата отсутствует, блок 5 управления переходит в заключительноесостояние. Таблица 1 Х Х Х У Уд О 1 0 1 1 0 0 1 Возникновение любого другого набора...

Номер патента: 1631544

Опубликовано: 28.02.1991

Авторы: Подрубный, Старых, Чернуха

МПК: G06F 11/10

Метки: вычисления, модулю, остатков, три, хранения

...рабочих триггера, три элемента И-НЕ и второй коммутатор, причем тактовые входы входного, счетного и рабочих триггеров подключены к такто-,вому входу устройства, нулевые входы рабочих триггеров, единичный входсчетного триггера и входы разрешениязаписи выходных триггеров подключенык установочному входу устройства,прямой и инверсный выходы входноготриггера соединены соответственнос первым и вторым управляющимивходами первого коммутатора, первый и второй разряды выхода которого соединены с информационными входами первого и второго выходныхтриггеров соответственно, информационный вход входного триггера подключен:к информационному входу устройства, прямой выход входноготриггера соединен с входами разрешения записи первого и второго рабочих...

Номер патента: 1631554

Опубликовано: 28.02.1991

Автор: Вариченко

МПК: G06F 15/332

Метки: вычисления, преобразования, фурье-галуа

...Б (3) Я (2 Р) подвергаются дво/ 40 ично-разрядной инверсии,5) вычисляется сумма, в результате чего получаются остальные Р/2 коээффициентов. Б(0) + Я(1) = Я(1), Я (2) + Я (3) = Я(3) Ру Я (2 Р 2) + + БУ(2 Р) = Б(2 Р).Устройство для вычисления преобразования Фурье-Галуа работает следующим образом,Отсчеты цифрового сигнала х(п)(и = О, М), И = 2 Р, х(п) ЕЕ Рк = (01Г .1-11 ) поступаютна вход 2 устройства и в соответствии с (4) последовательно записываются в регистр 5 (фиг.4) .Перед началом работы все регистры обнуляются подачей сигнала на входы 4, 4, 4 й. Входные данныесопровождаются стробом СС выхода регистра 5 отсчет сигнала поступает на один из входов сумматора 6.Этот сумматор реализует сумму помодулю М. Для этого его выход переноса...

Номер патента: 1633423

Опубликовано: 07.03.1991

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 15/332

Метки: вычисления, дискретного, модулярной, преобразования, системе, счисления, фурье

...40 устройства. Этим же сигналом в регистр 24.0 заносится величина 1 А(1) Яс умножителя 31.0 На (1+5)-м такте на вход разрешения выдачи числа регистров 25.р поступает сигнал Г 11=0 с входа 44 устройства, По этому сигналу число А,(0)Япоступает на первые входы сумматоров ЗО.р, где оно складывается с числом 1 А(1) Я(для сумматора 30.0) и с числом А Л(г(для сумматора 30.г). Сумма заносится в регистр 26.р по сигналу Г 8=0, поступающему на вход разрешения записи этого регистра в данном такте с входа 41 устройства. Далее на (+3+21 ) -м такте (1=2, 3, , (А - 1/2) осуществляется суммирование содержимого регистра 26.0 с числом А (1) =Я) поступающим из регистра 24.0. При этом на входы разрешения выдачи регистров 26.р поступают на (Т+3+21).х тактах с...

Номер патента: 1635173

Опубликовано: 15.03.1991

Авторы: Дрозд, Полин, Сотова

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...код 3 .45Нд первый и второй иц 1)орПциоццые входь коммутатора 6 поступаэт соответствеццо результаты сяо)зсеия 11 и И 2, СНИМДЕМтсЕ С Б 1 ЬХОДСЭБ ДБОИЧЦО-ДЕС 51 цс 1- иых сумматоров з и 5, 11 д упрдвл.зо 1 сй50 ВХОД коммУтатоРа 6 постУслсет зцдсОВый разряд с выходя первого сумматора 3. Коммутатор 6 пропускает ца выход ре-, зультат сложеция М 1, если 3 ц=1, или результат сложецил М 2, если ЗНО.55Таким образом, на выходе устройства определяется приближенное зцдчециеи модуля комплексного числа Р+ т р по Формуле; ,о су 11 гг)1)д, с вхоэ,дм 5 четвер"з,ЗРЯ;,О .РСО,;он ГЕРВЫХ СЛагас;1 ЫХ с у 1 а ГО)Он )О и БТОро 1 Г 1 эупп ЗХОДЫ БТОРОГО, ТРЕП ЕГО И ЧЕтВЕРтОГОрдзрядоц 1 -й тетрдды Й 1-и) входя дейстцительпой части числа устрой ствд соединены...

Номер патента: 1635175

Опубликовано: 15.03.1991

Авторы: Мозговой, Наджар, Накалюжный, Тарасенко

МПК: G06F 7/52

Метки: алгебраического, выражения, вычисления

...Хи Х через коммутаторы 1 и2 подключатся к входам сумматора 3 ивычитателя 4, Далее работа устройст"повторится, При поступлении сигналалог, "0" с выхода блока управленияна управляющий вход 11 вычитателя 8,на его выходе 10 появится результатЕ = Х,Х=А В/С, Кроме того, на выходе14 блока управления появится лог."1",сигнализирующая о готовности результата вычислений.Влок 9 управления работает следующим образом,С приходом положительного импульса "Пуск" с входа 16 блока управленияна входы "Сброс" триггеров 17-19 наих прямых выходах, а следовательно,и на выходах 13-5 блока управленияустановится состояние лог. "0",Ло г . 1 с инверсного выхода три г г ера 1 9 раз решит прохождение тактирующихимпульсов с выхода генератора 2 1 чер е э элемент И 20 на...

Номер патента: 1635177

Опубликовано: 15.03.1991

Авторы: Бисык, Ваврук, Перепичка

МПК: G06F 7/544

Метки: вычисления, произведений, сумм

...з) происходит установкарегистра 9 в нулевое состояние и регистра 13 в единичное состояние,т.е. 0001.На входе 18 (Фиг. 2 б, Т-Т )сигнал нулевого уровня, разрешающийпередачу информации с первой группывходов на выход мультиплексоров 6 ина вход квадраторов 7. На квадраторах 7 происходит вычисление (А ),значение которых поступает на входысумматора 8, где происходит вычислеКние(А , ) . На вход 23 (фиг. 2 ж,- 5) в этот момент времени поступа 1 эет сигнал нулевого уровня, разрешающии ередачу информации на выход мультиплексора 2 с первой группы входов,т.е. в данном случае нулевой информации. Но сигналу на входе 20 происходит запись информации в регистр 9(Фиг, 2 а, С). В момент времени3 Фна входе 19 устанавливается сигналнулевого уровня,...

Номер патента: 1635178

Опубликовано: 15.03.1991

Авторы: Евдокимов, Плющ, Притака

МПК: G06F 7/548

Метки: вычисления, координат

...мультиплексора 10.2 находится код 10, следовательно, открыт его второй канал и на выходе сумматора-вычитателя 12 имеем значениеХ +У +Е -с 1 -Х -У -Е которое записыг г,221 3 3 Зфвается в,регистр 3.14, а значение2(Е-Е ) записывается в регистр 3. 11,12-й такт, На информационный вход8 устройства подается значение Е 4,на входе управления первого мультиплексора 10.1 находится код 00, следовательно открыт его третий канал ина выходе вычитателя 11 имеем Е , нагвыходе квадратора 13 имеем на вйходепреобразователя прямого кода в допол1635178 10 9711 Хд Х ф у=4уау= 410 4 9 5 01= 7с 1= 9о"-63й = 12Ф 3.4 35 3.6 3.7 3.8 3.9 3. 10 3. 11 3. 12 3, 13 2, (Х-Х 1) = 2. (4-9) = -102.(Х"Х,) = 2.(7-9) = -42.(Х 4-Х 1) = 2,(11-9) = 42(Уа У ) = 2.(6-4) = 42...

Номер патента: 1635180

Опубликовано: 15.03.1991

Автор: Иващенко

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...алгорит ного ко 4) УСТРОЙСТВОТНОГО КОРНЯ СЛ ЕНИЯ яды содерруппа элемование не 57) Изобретени ельной технике ано в системах кода при ни вующем вых к вычи тноси моиет ь использотоматики. ровой ер 8, элеменры 11 (фиг.2) 13 и вход 14 алгоритм выения, содержащийты И 9 и ИЛИ 10, ти элементы И 12,Устройство реалчисления: вычисли л ть испольэвтоматики численнои ение быст м упроще" э(56) Авторское свидетельствУ 1084788, кц. С 06 Г 7/552Оранский А.И. Аппаратныецифровой вычислительной техг. Минск, 1977, рис 6.1. Изобретение относится к тельной технике и может бы вано в системах цифровой а для ускорения операций цел арифметики,Цель изобретения - повию родеиствия при одновременн нии устройства. На фиг. 1 представлена схема устройства; на фиг....

Номер патента: 1635182

Опубликовано: 15.03.1991

Автор: Козлов

МПК: G06F 7/552

Метки: вектора, вычисления, модуля

...2 /2 с выходов ре" гистра 10. Образованная трехстрочная 45 кодовая матрица Й=(2(/2 + 72//8 преобразуется, как показано на фиг,2, до двухстрочной ЕМ, которая затем сумматором 13 преобразуется в однорядный коц результата. На фиг. 2 точ" 50 ками обозначены двоичные разряды кодов соответствующего веса. Рамки окружают разряды, подаваемые на входы сумматоров.Значения кодов (2 1( и К сравнива ются в блоке 14, в результате чего на выходе 17 образуется значение 1. Устройство для вычисления модуля вектора, содержащее блок выделениямаксимума, сумматор и преобразовательмногорядного кода, содержащий и+ одноразрядных трехвходовых сумматоров(где и-разрядность аргументов), первыеьхо,ы, с первого по и-й, которых соединены с соответствующими...

Номер патента: 1636842

Опубликовано: 23.03.1991

Авторы: Андреева, Марценюк, Стахов, Титов, Титова

МПК: G06F 15/332, G06F 7/544

Метки: вычисления, произведений, сумм

...второго полутакта, когда коммутатор 5 пропускает на свой выход сигналы, поступающие на разрядные входы первой группы входов, производится суммирование произведений с выхода умножителя 3 с уже частично накопленной суммой произведений и запись новой частично накопленной суммы произведений в выходной регистр 6, В этом случае запись в выходной регистр 6 осуществляется тактовым импульсом, проходящим через элементы И 22 и ИЛИ 24.В случае, если старший значащий разряд вновь поступающего на умножение коэффициента превышает на один разряд положение старшего значащего разряда предыдущего коэффициента, то этот коэффициент все равно подается так, что его старший значащий разряд располагается в старшем значащем разряде слова на шине 9...

Номер патента: 1636843

Опубликовано: 23.03.1991

Авторы: Золотовский, Коробков

МПК: G06F 7/556

Метки: вычисления, экспоненты

...частного, счетчика 11 переходит в нулевоесостояние и на его выходе формируется сигнал переноса (конец текущего шага). По этому сигналу восстанавливается начальное состояние следующего шага.Счетчик 3 наращивается на 1 (К=К+1), триггер 6 устанавливается в начальное состояние, регистр 5 сбрасывается внуль, в регистр 12 записывается значение 4 х, в счетчик 11 переноситсясодержимое регистра 16, счетчик 15 наращивается на 1, Полученное значение: 0 (в общем случае 0 4) переписывается в регистр 9 и одновременно добавляется к содержимому накапливающего сумматора 18, т,е, Формируется у= щу 1+Од, (в общем случае у,+, =У+Ок )5 163Далее процесс повторяется. Число шагов определяется допустимой погрешностью определения функции. При дос" тижении...

Номер патента: 1640556

Опубликовано: 07.04.1991

Авторы: Арвин, Шульман

МПК: G01H 3/12

Метки: вычисления, звуковой, уровня, эквивалентного, экспозиции

...выходами блока 7 вычисления логарифма, Дешифратор 14 выполненкэк комбинационная логическая схема, формирующая на своих выходах двоичные кодылогарифма нормализованного числа, поступающего на его входы, в соответствии с заданной таблицей истинности,Устройство для вь 1 числения эквивалентного уровня звуковой экспозиции работаетследующим образом.С помощью микрофона 1 звуковое давление акустического сигнала преобразуетсяв электрический сигнал О(т), который усиливается и нормируется усилителем 2 с А-частотной коррекцией, т.е, иэ сигналаВЫДЕЛЯЮТСЯ СОСтаВЛЯЮЩИЕ Ок(1), СООтВЕтСтвующие заданной полосе частот сигнала. Свыхода усилителя 2 с А-частотной коррекцией сигнал поступает в блок 3 квадратичного пр.еобразователя и на выходепоследнего...

Номер патента: 1640686

Опубликовано: 07.04.1991

Автор: Силин

МПК: G06F 7/544

Метки: векторов, вычисления, нормированных, произведения, скалярного

...20 передается со сдвигом влево на один разряд), в регистр 18 принимается значение сов- сов, Одновременно регистр1 бц 068617 устанавливается в ноль. Следующим синхроимпульсом Т в регистр 18 записывается значение соз( - ) + + соз(0(+ ), в регистр 17 - значение соз(с( -Я) + соз(ф +Д ), в регистр .19 - значение соз - созОдновременно в регистр 21 принимается сформированное сумматором 32 эначение у. Следующим импульсом в регистр 19 записывается значение соз(0 -3) + соз(0( +/3 ) + соз(0 - ) + соз(0(а+2), в регистр 20 значение 2(соз е - соз). По очередному переднему Фронту синхроимпульса Тв регистр 21. записывается значение у , которое поступает на выход 1со сдвигом на два разряда влево. Далее устройство работает аналогич - но. 20формула...

Номер патента: 1642478

Опубликовано: 15.04.1991

Авторы: Ахметьянов, Семенов

МПК: G06F 15/36

Метки: вычисления, скользящего, среднего

...произошло переполнение этогосчетчика, сигнал с его выхода установит в "1" триггер 17 соответствуюгего узла. В первом цикле работы 35 40 45 50 55 25 и сигнала разрешения прохождения8 УИ через элемент И 21, а также команды записи в блок 1 через элемент И 22,По седьмому тактовому импульсу выдаетсяУИ (10-й выход синхронизатора), которьп через элемент И 19 по разрешающему сигналу триггера 17 соответствусщего узла вычисления среднего выдает управляющий сигнал в делитель 11. В этом блоке содержимое накапливающего сумматора 10 делится на содержимое регистра 12 иследовательно, вычисляется текугее значение скользящего среднего по данной маске,По восьмому тактовому импульсу выдается 8 УИ (1-й выход синхронизатора), которьп через элемент И 20 по...