Патенты с меткой «вычисления»

Номер патента: 1035603

Опубликовано: 15.08.1983

Авторы: Костяшкин, Романов

МПК: G06F 7/52

Метки: величины, вычисления, обратной

...чствертого регистров соединеньсоответственно, с первым и вто"25 рым инФормационными входами второгосумматора-вычитателя, выход которого соединен с входом третьего регистра, выход первого сумматора-вычитателя соединен с входом второгоЗО регистра и входом О-триггера, инверсный выход которого соединен с управляющим входом второго сумматора-вычитателя, введены пятый регистр,сумматор, первый и второй сдвигатели., блок приоритета мультиплексор,генератор импульсов, триггер запуска, первый и второй элементы ИЛИ иэлемент И, причем инФормационный входустройства соединен с первым входомсумматора и инФормационным входомпервого сдвигателя, выход которогосоединен с установочным входом пятого регистра, выход которого соединенс первым инФормационным...

Номер патента: 1035604

Опубликовано: 15.08.1983

Автор: Аристов

МПК: G06F 7/548

Метки: вычисления, функций, элементарных

...четвертый вход блока соединен с вторым входом первого элемента И-НЕ и с трещим и четвертым входами второго разряда мультиплексора, четвертый вход первого разряда которого соединен с вторым входом второго разряда муль 35 б 04типлексора и с шиной сигнала "1" блока, пятый вход блока соединен со стробирующим вхоДом мультиплексора и с входом элемента НЕ, выход которого соединен с первым входом второго. элемента И-НЕ, выход которого соединен с. входом элемента задержки, второй выход блока соединен с первым выходом генератора импульсов и с управляющим входом регистра, первый и второй информационные входы которого соединены с выходами соответственно первого и второго разрядов мультиплексора, первый адресный вход которого соединен с первыми...

Номер патента: 1043643

Опубликовано: 23.09.1983

Авторы: Гаврилюк, Мороз

МПК: G06F 7/548

Метки: вычисления, тангенса, тригонометрического

...узкий интернал изменения 25аргумента (ОО ) (21.Цель изобретения - расширениеобласти применения устройства засчет увеличения диапазона измененияаргумента.ЗОПоставленная цель достигается тем,что в устройство, содержащее первыйи второй число-импульсные умножители,три элемента ИЛИ и счетчик, выходразрядов которого соединен с управляющими входами первого и второго число-импульсных умножителей, выходперного число-импульсного умножителясоединен со счетным входом второгочисло-импульсного умножителя, выход 40первого элемента ИЛИ соединен свходом счетчика, введены умножительна два, делитель на дна, два элементазадержки, пять элементов И и триггер,причем вход устройства соединен спервым нходом первого элемента И ичерез умножитель на дна с...

Номер патента: 1043662

Опубликовано: 23.09.1983

Авторы: Генкин, Голубев, Краснощеков, Куно, Обоев, Скворцов, Чупраков, Шагурин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...вход тактовыхимпульсов преобразование входногОаналогового сигнала, подаваемого .,на вход 1, в цифровую форму на выходе. Параллельный код отсчетов текущей реализации последовательно .загружается через коммутатор 3 в блок 8сдвига так, что первый из М отсчетов реализации после М тактов синхронизации занимает выходную позицию узла 14 сдвига, отсчет с номером М/4 занимает выходную позицию в узле 13 сдвига, отсчет с номером Й/2 занимает выходную позицию 65 в узле 12 сдвига, а отсчет с номеромЗЙ/4 - в узле 11 сдвига. Одновременно с загрузкой текущей реализациивычисляются коэффициенты Фурье дляреализации, хранящейся в исходномсостоянии в блоке 9 сдвига. Вычисление происходит по алгоритму быстрого преобразования Фурье для вещественных...

Номер патента: 1043677

Опубликовано: 23.09.1983

Автор: Баранов

МПК: G06G 7/24

Метки: вычисления, показателя, функции, экспоненциальной

...двоичных кодов.Устройство для вычисления показа" теля экспоненциальной функции рабо" тает следующим образом. 10В исходном состоянии на первом. выходе блока 13 управления сигналыотсутствуют, а на втором и четвертом вырабатываются сигналы, которые устанавливвют триггеры 5 и 6 и счет чик 11 в нулевое состояние. Единичный сигнал инверсного выхода триггера 5 поступает на вход управле" ния регистров 9 и 10 сдвига и обес" печивает установку их в нулевое сос О тояние, так как их входы установки данных подключены к шине логического нуля.В режиме вычисления показателя экспоненциальной функции входы 18 25 и 19 эталонных напряжений подклю- чают к источникам эталонных напряжений, задающих два уровня эталонноГо напряжения О 1 и О 2 а нд...

Номер патента: 1043686

Опубликовано: 23.09.1983

Авторы: Бутырев, Волков, Гордеев, Семенычев

МПК: G06G 7/52

Метки: вычисления, дисперсии, процессов, случайных

...устройствявляется низкая точность измеренияв условиях ограниченной длительности реализации.Целью изобретения является повышение точности вычисления дисперсиипри ограничениях на требуемую длительность реализации,Укаэанная цель достигается тем,что в устройство для вычислениядисперсии лучайных процессов, содержащее блок задержки, выход которого подключен к первому входу блокавычитания, второй вход которого объе"динен со входом блока задержки и является входом устройства, квадратор, 35выход которого соединен со входоминтегратора, выход которого явля,ется выходом устройства, введенцифровой Фильтр нижних частот, приэтом выход блока вычитания подключен 40ко входу цифрового фильтра нижнихчастот, выход которого соединен совходом квадратора.Кроме...

Номер патента: 1045227

Опубликовано: 30.09.1983

Авторы: Дудыкевич, Стрилецкий

МПК: G06F 7/556

Метки: вычисления, функций, элементарных

...вычисления функций1 э,а- х б,х-р, ъох- р, х еи х,Поставленная цель достигается тем,что в устройство для вычисления,элементарных функций, содержащее1 первый и второй счетчики, первуюгруппу импульсно-потенциальных элементов И, первый элемент ИЛИ и первый элемент ИЛИ и первый импульсныйсумматор, первый вход которого соединан с выходом первого элементаИЛИ, входы которого соединены с выкодами элементов И первой группы,.импульсные входы в которых соеди -цены с выходами соответствующих раз 65 7 2рядов первого счетчика, потенциал . ные входы элементов И первой группы соединены с выходами соответствующих разрядов второго" счетчика, дополнительно введены вторая и третья группы импульсно-потенциальных элементов И, второй и,третий;...

Номер патента: 1048481

Опубликовано: 15.10.1983

Авторы: Горошков, Жабин, Корнейчук, Макаров, Раков, Тарасенко

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, многочленов

...устройствадля получения степеней х аргументах дляумножения их на соответствующий коэффициент 0; Я.Однако табличная реализация умножения затруднена тем, что при разрядностиоперандов й ) 6 требуется большой обьемпостоянной памяти, равный 2 " И бит 6,В связи с этим применяют методы умножения с использованием таблиц логарифмов и антилогарифмов, а также (что более экономично) габлиц квадратов чисел,Во втором случае умножения чисел х иу осуществляется по формуле х =,("+ (х-я) г 1Однако в этом случае необходим большой объем постоянной памяти. Так, дляреализации одного умножения необходимо иметь два ПЗУ емкостью 2 + ии+4где п - разрядность операндов. Для построения табличного устройства, предназначенного для вычисления многочлена,например,...

Номер патента: 1048487

Опубликовано: 15.10.1983

Авторы: Артюхин, Лебедев, Попов

МПК: G06G 7/16

Метки: временных, вычисления, интервалов, отношения

...ИЛИ, а счетным входом - с выходом второго элемента И, подключенного первым входом к выходу элемента НЕ, а вторым входом - ко второму входу устройства и к входу второго одновибра-, тора, выход которого соединен с первым входом третьего элемента И, подключенного выходом к первому входу второго элемента ИЛИ, соединенного выходом с входом счетчика результата, вторым входом - с выходом триггера, а третьим входом - с выходом первого одновибратора, установочным входом триггера и с первым входом первого элемента ИЛИ, второй выход генератора опорной частоты подключен к третьему входу второго элемента И, а выход второго счетчика соединен со вторым входом первого элемента ИЛИ и со счетным входом триггера, выход которого подключен ко второму входу...

Номер патента: 1049898

Опубликовано: 23.10.1983

Авторы: Мариночкин, Подставкин, Ракуль, Футерман

МПК: G06F 7/00

Метки: булевых, вычисления, функций

...Действительное значение аргумента Вычисленноезначение артгумента. 501О55 ний булевой алгебры: если в дизъюнкции хотя бы один из слагаемых равен единице, то вся дизъюнкция равна единице; если в конъюнкции хотя бы один из сомножителей равен нулю, то вся конъюнкция обращается в нуль.Уславливаюсь правило для отыскания последнего аргумента дизъюнкций при первом условном переходе. Дпя этого рассматривают дизъюнкцию Х +Х +Х +Х= У (2)Если эта дизъюнкция входит в состав более сложного аргумента, то она должна быть заключена в скобкиХ+ Х 14 ХФ,+ ХпХ 1 (3)ИЛИХпХ,ФМ 2 ХЗ,мХя) +Хпя =Ч(4)5где ХП 1 и Х 0,- любые сколь-угодно сложные агрументы.Из уравнений (3) и (4) видно, что окончание дизъюнкции определяется налицием закрывающей скобки....

Номер патента: 1049901

Опубликовано: 23.10.1983

Автор: Толокновский

МПК: G06F 7/544

Метки: вычисления, функций, элементарных

...а вычитатель имеет меньше возможностей,чем, например, сумматор-вычитатель,Наиболее близким по технической сущности к предлагаемому является устройство для вычисления гиперболических функций, соДержащее два после. довательно включенных управляемых ае. 35 40 45 50 Поставленная цель достигается тем, что в устройство для вычисле ния элементарных функций, содержащее генератор импульсов ключ, делитель аргумента, первый и второй суммирующие счетчики, делитель участковаппроксимации, первую и .вторую схемысравнения, первый и второй реверсивныесчетчики участков, элемент задержки,двоичный умножитель и реверсивныйсчетчик результата, причем выход генератора импульсов соединен с информационным входом ключа, выход которого через делитель...

Номер патента: 1049920

Опубликовано: 23.10.1983

Авторы: Николаев, Петкау

МПК: G06F 17/14

Метки: вычисления, коэффициентов-фурье

...выходов арифметического блока являются параллельными выходами действительной и мнимой частей результата устройства, выходы знаковогой дополнительного разрядов первой группы выходов арифметического блока подключены к входам первого сумматора по модулю два, выходы знакового и дополнительного разрядов второй группы выходов арифметического блока подключены к входам второго сумматора по модулю два, выходы первого и второго сумматоров по модулю два через элемент ИЛИ подключены к входу первого триггера, выход первого триггера подключен к входу второго триггера, выход второго триггера подключен к входам управления сдвигом регистров действительных и мнимых частей первого ивторого операндов.Кроме того, арифметический блок состоит из четырех...

Номер патента: 1049922

Опубликовано: 23.10.1983

Автор: Попов

МПК: G06F 17/18

Метки: вычисления, значения, оценки, среднего, текущей

...и вычислительной технике и может быть использовано для аппаратурного анализа случайных процессов истатистической обработки массивонданных. 5Известно циФровое сглаживающееустройств, содержащее сумматор, блокзадания коэффициентов деления, второй сумматор, регистр, счетчик отсчетов, два дешифратора, элементы И, 30ИЛИ, триггер знака и блок управления 1 .Недостатком устройства явЛяетсянизкая скорость сходимости вычисляемойоценки среднего значения. 35Наиболее близким к изобретениюпо технической сущности являетсяустройство для вычисления текущейоценки среднего значения, содержащее первый регистр сдвига, первый сумматор, группу регистров сдвига,второй регистр сдвига, второй сумматор, блок управления, выходы которого подключены к...

Номер патента: 1051544

Опубликовано: 30.10.1983

Авторы: Белая, Гузенко, Илюнин, Сергейчук

МПК: G06F 15/173, G06F 17/00

Метки: вычисления, координат, линейных, неоднородных, одномерного, раскроя

...выхоц блока задания опорного напряжения .соецинен с первым входом первого блока сравне ния и с первым входом второго блока вычитания, второй выход подключен к второму входу второго блока деления и к первому вхоцу второго блока сравне ния, выход которого через первый эле мент коммутации соединен с первым входом восьмого элемента И, второй вход которого, второй вхоц второго блэ ка сравнения, первые вхоцы четвертого блока деления и блока регистрации сое динены с пятым выходом блока памяти, шестой выхоц которого соединен с вторым входом блока регистрации, с первыги входами девятого элемента И и третьего блока вычитания,сецьмой выход 45 лока памяти подключен к третьему вхо ду блока регистрации и к второму вхоцу четвертого блока деления,...

Номер патента: 1053105

Опубликовано: 07.11.1983

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/552

Метки: вычисления, квадратного, корня

...с первымвходом соответствующего элемента Ивторой группы, второй вход .которого соединен с третьим выходом переноса первого разряда соответствующего сумматора, первый вход первогоэлемента ИЛИ второй группы соединенс выходом переноса дополнительногосумматора, выходы элементов И второй группы с первого.по (и)-й соединены с первьщи входами элементов Наиболее близким к изобретению является устройство для извлечения квадратного корня, содержащее (и)сумматоров, (и) групп сумматоров по модулю два, группу элементов ИЛИ, группу элементов НЕ, группу элементов И, причем выход каждого )-го разряда (1+1)-го сумматора (1=1 и, 1=1, , и1) соединен с первым входом (1-1)-го разряда 1-го сумматора, второй вход первого разряда 1-го сумматора соединен с...

Номер патента: 1056184

Опубликовано: 23.11.1983

Авторы: Денисенко, Долголенко, Засыпкин, Луцкий

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...элемента И-НЕ, второй вход которого соединен с шиной тактовых импульсов устройства, вход элемента НЕ соединен с первым управляющим входомкаждого (:;,)-го вычислительного элемента матрицы, управляющим входом.коммутатора, выход элемента ИНЕ соединен с вторым управляющим входомкаждого (,-го вычислитель ного элемента матрицы, с вторым5 управляющим входом накапливающего сумматора, с управляющими входами первого и второго регистров операнда, управляющими входами первого, второго, третьего триггеров, первый и второй информационные выходы накапливающего сумматора соединены.соотверственно с первым и вторым входами коммутатора, выход которого является выходом устройства, а в каж 15 дый ()-ый вычислительный элемент вне;,енй второй, третий,...

Номер патента: 1057942

Опубликовано: 30.11.1983

Авторы: Гайдай, Лукьянчук, Хаскин

МПК: G06F 7/552

Метки: вычисления, функции

...группавходов сумматора подключена к выходамрегистра операнда, а третья группавходов - к выходам сдвигателя, выхо 2 О ды прямых и инверсных значений трех старших разрядов сумматора подключены к входам кодопреобразователя,первый и второй входы которогО соединены с входами первого и второго триггеров цифр результата, другие входы которых подключены к первому выходу блока управления, входы которого соединены с выходами триггеров цифр результата, а также с управля-. ющими входами счетчика и регистраоперанда, выхоДы распределителя сигйалов подключены к входам младшихразрядов регистра операнда и к управляющим входам сдвигателя, входныешины устройства подключены к управляющим входам сдвигателя и регистра 5операнда, второй выход блока...

Номер патента: 1057944

Опубликовано: 30.11.1983

Автор: Баранов

МПК: G06F 7/556

Метки: вычисления, функции, экспоненциальной

...распределитель 24 импульсов на и каналов (где и " количество разря" дов регистров 1-3 сдвига) формирует и последовательностей импульсов длилтельностью (=(где Г - тактовая чал стота генератора 23) с периодом Т=пь и сдвинутых друг относительно друга на время (лС помощью коммутатора 40, который может быть выполнен в виде п"разряд ного клавишного переключателя, набирают дополнительный двоичный код отрицательного значения аргумента дпя вычисления экспоненциальной функции либо прямой двоичный код положительного значения аргумента цля вычисления логарифмической функции. Коммутатор 40 подключает в единичных разрядах соответствующие выходы распределителя 24 импульсов к входам 20 элемента ИЛИ 41, на выходе которого формируется...

Номер патента: 1059578

Опубликовано: 07.12.1983

Авторы: Барков, Вяльшин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...соединены с соответствующими входами первого сумматора, вход модуля первого операнда соединен с первыми входами второго и третьего сумматоров, вход аргумента второго операн-. да соединен с первыми входами четвертого и пятого сумматоров, вход модуля второго операнда соединен с адресными входами первого и второго блоков постоянной памяти, вход первого сумматора.подключен к адресным входам третьего и четвертого блоков постоян ной памяти, выходы первого, второго, 55 третьего и четвертого блоков постоянной памяти подключены к вторым входам четвертого, пятого, второго и третьего сумматоров соответственно, выход второго сумматора подключен. к сумми-. 6 О рующим входам первого вычитателя и первого сумматора-вычитателя, выход третьего...

Номер патента: 1061136

Опубликовано: 15.12.1983

Автор: Лукашенко

МПК: G06F 7/548

Метки: вычисления, функций, элементарных

...воспроизведения функВ 1 П Х ИЛИ СОЗ Х.ф=зарвх +выб+к+си, (2 где 1 с - время выполнения операции сум.мирования двух и-разрядных слагаемых.Из формулы (1) видно, что быстродей. ствие устройства невелико. Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство для вычисления элементарных функций, содержащее регистр аргумента, регистр квадранта, блок памяти функций, дешифратор функций, дешифратор адреса, блок синхронизации и блок памяти значений, причем информационные входы блока памяти функций и регистра квадранта соединены с входом задания вида функции устройства, вход задания аргумента которого соединен с информационным входом ре1061136 Та бли ц а 1 х = 00011010у = 00011010 Й = 00000000 х =...

Номер патента: 1061140

Опубликовано: 15.12.1983

Авторы: Добрис, Мальченкова, Федоров, Яковлев

МПК: G06F 7/70

Метки: вероятностное, вычисления, степенных, функций, целых

...И, а выход является выходом устройства, содержит элемент НЕ, вход которого подключн к выходу преобразователя числовероятцость, а выход соединен с входом сброса регистра сдвига, выход регистра сдви га содинеп с вторым входом блока элементов И.На чертже привдена схема устройства.Устройство содержит иреобразоватльчисловероятность, регистр 2 сдвига,эл- мент 3 НЕ, блок 4 элементов И, интегратор 5, вход 6 и вы ход 7 устройства. Вход 6 устройства соединен с первым входом блока 4 элементов И и с входом преобразователя 1 число - вероятность, выход которого подключен ко входу регистра 2 сдвига и ко входу элемента 3 НЕ, Выход элемента 3 НЕ соединен с входом сброса регистра 2 сдвига, выход которого подключен ко второму входу блока 4 элементов И....

Номер патента: 1061151

Опубликовано: 15.12.1983

Авторы: Иванов, Поляков, Попов, Соболев

МПК: G06F 17/14

Метки: вычисления, дискретного, коэффициентов, преобразования, хаара

...Хаара в видеЯ1 5 где п =1, 20 оМ;1, 2, Н/2"В выражении (,Ц значения х(О) представляют собой значения входного вектора дискретных данных, т.е. выборки исходной функции в дискретных точках времени. Учитывая (1), определяем коэффициенты быстрого преобразования Хаара в виде(2)е- где и) = 1, 2, 1 оГН,= 2 а для правой части выражения (2) 1 И=111- 1, М = 21" 1. 2=х+хЗаметим, что коэффициенты С ввыражении (2) получаются не нормированными. Этот факт можно учесть присинтезе, т.е. доумножать их на(3), записываем более подробно выЧисление коэффициентов для й = 8.(21, (г 1 С (о) (о 1С - х(21 - х(1 С 1 - ,с(1 - (юъ4 м г8Число операций типа сложения-вычитания дЛя определения С, равно14 (4), (,5) и (б) и в. общем случаесоставляет 2 й)...

Номер патента: 1062693

Опубликовано: 23.12.1983

Автор: Мельник

МПК: G06F 7/556

Метки: вычисления, функции

...входам второгорегистра последующего блока вычисления итерации.На чертеже представлена блок-схема устройства для вычисления функцииц: еф.Устройство содержит генератор 1тактовых импульсов и блоков 2 вычисления итерации, каждый иэ которых содержит первый и второй регистры 3и 4, триггер 5, группа элементовИ 6, первый и второй сумматоры 7 и 8,коммутатор 9,Коммутаторы 9 каждого блока 2 вычисления итерации содержат две группы по И днухвходовых элементов И,. объединенных элементом ИЛИ. Группа элементов И каждого блока 2 вычисления итерации содержит ( и - ( ) двухвходовых элементов И,где- номер блока.,р,: р -).Ь(4+й);ГО, если у;О,5(фп;= Мя 3 1, еслиОЗдесь 1 - номер итерации ( г: О,2, , И),При начальных условиях Хо "1, о =О,о:.Х данные...

Номер патента: 1062699

Опубликовано: 23.12.1983

Автор: Фурман

МПК: G06F 7/62

Метки: вычисления, двух, отношения, чисел

...соединен с прямым выходомвторого триггера и с вторым входомтретьего элемента И, выход первогоэлемента И соединен с входами установки в нуль первого и второго счетчиков, первого и второго триггерови управляемого делителя частоты,инверсный выход первого триггера соединен с третьим входом третьего элемента И, инверсный выход второготриггера соединен с третьим входомвторого элемента И, выходы переполнения первого и второго счетчиковсоединены соответственно с входамиустановки в единицу первого и второго триггеров, установочные входы первого и второго счетчиков соединенысоответственно с шинами записи перво".го и второго чисел устройства, установочные входы управляемого делителя частоты соединены соответственнос шиной записи первого числа...

Номер патента: 1067509

Опубликовано: 15.01.1984

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, полиномов

...аз хф, ахф, а хф . СуьвИрныйобъем постояниой памяти долженсоставлять 4(Р и)+10(2 ф и) бит,что, например, прк и12 будетиметь величину 688 К бит, Таким образом, известные табличные устройства требуют для кх построения большого объема оборудования.Наиболее близким к предлагаемомуявляется устройство для вычксленкяиногочленов вкдаД. А; х, содержащее накаплквакщке сумматоры, сдвиговые регистры, регистры операндов,регистры коэффициентов, Формирователи цифр, регистры цифры С 83,Перед йачалом вычислений в регистрах коэффициентов и суиматорахзаписаны коэффициенты а, в регистрах операндов записан код аргумен-та Х. Вычисления в известном устройстве производятся в (2 1 ок(а+1 )+и)циклах, каждый кз которых состоитиз суммирования и...

Номер патента: 1067510

Опубликовано: 15.01.1984

Автор: Флоренсов

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, функций

...класса решаемых задач за счет 45 возможности дополнительного вычисления функции от одного и двух аргументов.Поставленная цель достигается тем, что в устройство для вычисления 5 О функций, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, блок памяти, первый блок умножения, первый и второй коммутаторы, буфер ный регистр, сумматор и регистр результата, причем выход регистра Старших разрядов первого аргумента сое" динен с первым входом блока памяти, первый выход которого соединен с первым информационным входом первого коммутатора, выход которого сое"; динен с первым входом сумматора, выход которого соединен с входом регистра результата и информационным входом буферного регистра, вы ход...

Номер патента: 1068933

Опубликовано: 23.01.1984

Авторы: Вавилов, Вальшонок, Митин, Пиневский, Сигалов

МПК: G06F 7/544

Метки: алгоритму, волдера, вычисления, функций, элементарных

...на вход элемента И 22, после чего импульсы от генератора 20 импульсов поступают на вход счетчика 15, который вырабатывает в процессе счета коды величины 1 - номеров итераций. входами блока управления, выход узла формирования знака является вторым выходомблока управления.На фиг, 1 представлена структурная схема устройства; на фиг, 2 - структурнаясхема формирователя знака операций.Устройство содержит сумматоры-вычита.тели 1 - 3, регистры 4 - 7, сдвигатели 8 и 9,блок 10 управления, элемент И 11, элементы 12 и 13 равнозначности, управляемыйгенератор 14 импульсов, счетчик 15, блок 16постоянной памяти, узел 17 формированиязнака, вход 18 запуска устройства и вход 19кода операций,Управляемый генератор 14 импульсовсодержит генератор 20...

Номер патента: 1068946

Опубликовано: 23.01.1984

Авторы: Гизатулин, Гусев, Даминов, Макухо, Семеран

МПК: G06F 17/14

Метки: вычисления, коэффициентов, уолша

...надежностьюпреобразователя напряжение"унитарный код, большая методическая погрешность и низкое быстродействие.Наиболее близким к изобретеникявляется устройство, содержащее преобразователь напряжения в код, триггер знака, сумматор по модулю два,генератор Функций Уолша, преобразователь прямого кода в дополнительныйкомбинационный сумматор, триггер 30переноса и регистр сдвига, причеминформационный вход преобразователянапряжения в код подключен к вход-ной шине устройства, синхронизирующий - к шине тактовых импульсов, З 5подключенной также к синхрониэирующему входу генератора Функций Уолша,выход преобразователя напряжения вкод подключен к информационному входупреобразователя прямого кода в 40дополнительный и к входу триггеразнака, выход...

Номер патента: 1070544

Опубликовано: 30.01.1984

Авторы: Беляев, Воробьева, Захарко, Мельник

МПК: G06F 7/49

Метки: вычисления, комплексного, модуля, приближенного, числа

...и второй коммутаторы (.2320Данное устройство реализует вычисление модуля комплексного числа на основе соотношения ( (г (3(1 я+13=25 1 - (Р(+ (3, при ИЭ Недостатком этого устройства является низкая точность вычислений: при значениях 3=1/ЗР или й=У 33 погрешность составляет 11,6.Цель .изобретения - повышение точности вычислений.Поставленная цель достигается тем, что в устройство для приближенного вычисления модуля комплексного числа, содержащем первый и второй регистры, первый и второй коммутаторы, первую схему сравнения и первый сумматор, причем входы первого и второго регистров подключены соответственно к первому и второму информационным входам устройства, выход первого регистра соединен с первым входом первой схемы сравнения и...

Номер патента: 1072041

Опубликовано: 07.02.1984

Авторы: Батура, Бусько, Птичкин, Якубенко

МПК: G06F 7/52

Метки: вычисления, рядов, степенных

...И 15, с тактовыми входами блока 16 управления и второго счетчика 4, разрядные. выходы первого счетчика 2 соединены соответственно с адресными входами первого блока 3 памяти, информационные выходы которого соединены с установочными входами второго счетчика 4 и с входами пер- ЗО вого а-входового элемента ИЛИ 13, выход переполнения второго счетчика .4 соединен с первым входом элемента ИЛИ 5, второй вход которого соединен с выходом элемента И 15, а выход элемента ИЛИ 5 соединен с тактовыми входами первого и третьего счетчиков 2 и б, разрядные выходы третьего счетчика б соединены соответственнно с адресными входами второго блока 7 4 О памяти, информационные выходы которого соединены соответственно с разрядными входамн первого операнда умно-...