Устройство для вычисления суммы произведений

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1 1 Г 51) НОМИТЕТОТКРЫТИЯМ ГОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ(21) (22) (46) (72) (53) (56). приме лов. д Б. Теория ибработки сигнас, 607, Лиг.9.9,ьство СССР7/38, 1976 .ьство СССР7/544,В 12 0 06 К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 4381329/2422.028807. 01 . 91, Бюп .П, Н. Шймбир ев681.3 (088.8)Рабинер Л., Гоукение цифровой- М.: Мир, 1979торское свидетел105, кл. С 06 Рторское свидетел3754, кп. С 06Р 15/347, 1985,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНРИ СУММЫПРОИЗВЕДЕНИЙ(57) Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствахцифровой обработки информации . )ельюизобретения является повышение точности вычислений. Устройство содержитрегистр 1 данных, шину 2 данных, регистр 3 адреса, шину 4 адреса, блок 5управления, шину 6 управления, шину 7запроса, группу 8 регистров 9, группу 10 регистров 11, группы 12 блоков13 промежуточных вычислений, многовходовый сумматор 14, регистр 15 результата, выход 16 . 1 з.п. А-лы, 3 ил .,2 табл.Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах циФровой обработки инФормации,Пелью изобретения является повьппе 5ние точности вычислений.На Фиг. 1 представлена структурнаясхема устройства для вычисления суммы произведений; на Лиг. 2 - схемаблока промежуточных вычислений; наФиг. 3 - схема блока управления.Устройство для вычисления суммыпроизведений (с 1 эиг. 1) содержит регистр 1 данных, соединенный с шиной 2данных, регистр 3 адреса, связанныйс шиной 4 адреса, блоком 5 управленияи шиной 6 управленияБлок 5 соединенс шиной 7 запрося. Выходы блока 5 соединены также с упрявляюгикц входяж 1первой группы 8 регистров 9, управ ..ляющпми входами второй группы 10 регистров 11,Выходы регистров 9 и 11 соединеныс первыми и вторыми входами первойгруппы 12 блоков 13 промежуточныхвычислений, первые и вторые выходыблоков 13 первой группы 12 соединеныс первыми и вторьпи входами блоков 13группы 12 и т.д, Первый и второй выходы блоков 13 предпоследней (з)группы 12 1 соединены с первьпи ивторыми входами блоков 13 последнейз-й группы 12Третьи выходы блоков 13, соответствуюпде одним и тем же переменнымхх п(у, у, ), соединены группами по з выходов с соответствующимивходными шинами многовходового сумматора 14. Управляю 1 цие входы блоков 1340одинаковых разрядов соединены с выходами блока 5. Выходы сумматора 14 связаны через регистр 15 результата с выходом 16 устройства, управляющий входрегистра 15 соединен с выходом блока5 управления, выход регистра 15 соединен с входом сумматора 14.Блок 13 промежуточных вычислений(мультиплексоры) 23 и 24, элемент И26 (с двумя инверсными входами, элемент НЕ 27, элемент И 28 (с одним прямым и двумя инверсньп 1 и входами), эле-мент И 29 (с двумя пря 1 ппми и одниминверсным входом), элемент ИЛИ 30,элемент ПГ 31, элемент ИЛИ 32, коммутаторы 33 и 34, регистр 35 сдвига,выход 36, упрявляпэщий вход 37, сумматор 38, выход 39, элемент задержки40, элемент запрета 41, выход 42.Блок 5 содержит генератор 43, элемент И 44, триггер 45, счетчик 46,дешийраторы 47 - 49, элементы ИЛИ 5052, элемент 53., задержки.Устройство имеет также вход 54 константы, соединенный с входами сумматоров 38 блоков 13.Устройство для вычисления суммыпроизведений определяет значение11Е=х;у, (1)1-1путем параллельного вычисления частных произведений х;у по ФормулеЕ; =лУ, =, 1/23 П, (2)1=1Причем Н определяют рекуррентно1П,=пихпц.п(П 1,Ч ); шзп(-Н,-Ч);1 1где Ч 1 =Ч 1-1/21, 1=1,2з и О =х,;Ч,=у =Ч ,При вычислении по Формуле (2) по-,грешность не превосходит 1/4" , следовательно, для выполнения вычисленийс точностью до 1/211 достаточно взятьчисло членов з, равное и/2,Устройство для вычисления суммы произведений работает следующим образом.На шину 2 в регистр 1 поступают коды х,1х, которые записываются в регистры 9, причем каждый код х (д= =1, ,и) записывается в соответствующий регистр 9.по управляющему сигналу, Формируемому блоком 5 управления. Процесс записи кодов х;, осуществляется под управлением внешних сигналов адреса, определяющего номер регистра 9, которые поступают на шину 4 адреса и шину б управления. Адрес кода хзаписывается в регистр 3 по внешнему управляющему сигналу б и после дешиФрации в блоке 5 управления (дешиФратором 48) передается в ниде управляющего. сигнала на соответствующий регистр 9. После записи всех кодов х -х в региИ стры 9 осуществляется запись кодов у,,у в регистры 11. Запись про" изводится по сигналам управления, Формируемым блоком 5 управления (дешиАратором 49) аналогично записи кодовПосле записи кодов ху, блок 5 управления переводится в режим вычис5 16192 ления суммы произведений, это осуществляется триггером 45, входящим. в блок 5, по сигналам с дешифраторов 48 (начало записи) и 49 (конец записи) . При этом триггер 45 разрешает прохождение синхроимпульсов генератора 43 через элемент И 44 на вход счетчика 46, код которого поступает на дешифратор 47. В последнем формируются управляющие сигналы разрядной синхронизации, которые осуществляют сдвиг кода в регистре 35, входящего в блок 13 промежуточных вычислений. Сдвиг кода необходим для вычисления величины Ц=Ц 1/21,1Вычисление произведений величин х,1 уху,., х у происходит в группах 12 блоков 13, число которых равно числу разрядов з, Вычисление ве- О личин 2,=х,у; производится по формуле (3) последовательно от первого до з-го разряда, Рассмотрим процесс формирования произведения 21=к,уна примере вычисления одного члена. В пер вой группе блоков 13 производится определение величин Ц 1 и Чб исходя из исходных значений Ц =хи Ч уО 1 О 1 Переменные х , и у, поступают на входы 17 и 18 блока 13 (фиг. 3). 30В узлах 19 и 20 осуществляется получение инверсных значений величин -Цо=-х; и -Ч =-у; из кодов Цо и ЧФормирование величин Ц, и Ча производится по формуле (3). При этом35 реализация непрерывно логических вы. ражений (НЛВ) 741+1 =шахщп (Цо Чо ) ши(-Ца -Чо)1 и Р 1111+,а а -Ца, Чо 1=0 производится путем применения гибридных пороговых и депоро" 40 говых операторов Пф) и Л-) а также преобразования двоичных векторов /К в соответстввв с табл.1.В табл. 1 приведены значения пороговых операторов 459 =П(Ч, -Ч;); ,=П(ц -ц;);1 1а1 ь(для выражения ГЧ ) следующим об 1+1разом:Ц -)00; Ч-э 01 -Ц - э 10; -Ч 1 - Ф 11,Выполнение пороговых операций по формуле (4) осуществляется на схемах 21,22,25 сравнения, причем схема 21 формирует переменную 31 схема 22 - переменную (3 а схема 25 - переменную, (Зу. Реализации выражения (5) для переменных Ч, и ц; осуществляют двухвходовые мультиплекторы 23 и 24, управляемые схемами 21 и 22.Сформированный в соответствии с табл. 1 код (31(3 поступает на логические элементы, которые осуществляют кодовое преобразование 3/01".и /Э /р по табл. 1 в соответствии с логическими выражениями",1 =11 ЗЧРгД(6)ф=Йзаг.=зКоды Ф, и фуправляют коммутаторами 33 и 34, на входы которых подаются переменные ЦЧ -Ц -Ч и1 1 1 1 выбирают одну из этих величин в соот" ветствии с табл. 1.При определении первого разряда произведения х у. на выходе коммута 1" 1торов 33 и 34 формируются в каждой из ситуаций (табл . 1) следующие величины (табл . 2) .Значение переменной Ц, поступает с выхода коммутатора 33 на вход сдвигового регистра 35, который осуществляет умножение ц на 1/2, т.е. формирует ц 1/2, эта величина передается на выход 36.Переменная Ч 1 поступает на сумматор 38, где осуществляется вычитание контакта константы 1/2 Я=1/2,з) которая поступает на второй вход сумматора 38, т.е. формируется величина Ч =Ч 1 -1/2, формула (3)Значение Ч пе-Ч, )= Ч,)-Ч;Ч;( -Ч,;ц;-ц (4)ц, -ц1Ц,ъЧ 1 при 0 при 1 при 0 при 1 при 0 при 50 55 Ч)вв 1 Ч, при Ч,-Ч,;Переменные ЦЧ - .Ц -Ч, закодированы кодами двоичных переменных Оредается на выход 39. На выход 42 пе редается код Ц,=Ц 1, который стробируется с выхода коммутатора 33 в элементе 4 1 запрета с помощью сигнала, поступающего с выхода 37 и задержанного на элементе 40 задержки,Затем производится определение величин Ч и Ц во второй группе 12 блоков 13, на входы которых поступают ве 1личины Ч; и Ц. Процесс формирования Ч и Ц аналогичен тому, как это осу 1ществляется в первой группе. В тече" ние з циклов вычисления переменных цЧ П , Ч 11, Чна входы с уммат ора 14 последовательно подаются значения переменных 1/2 ц 1, 1/4 Н , 1/211Суммирование всех произведений 7., входящих в сумму (1), осуществляется5 параллельно по всем п блокам 13.Б результате на выходе сумматора 14йобразуется общее значение Е=, х у10 которое по сигналу, поступающему из блока 5 (с дешиАратора 47) записывается в регистр 15.Выходной код Е может быть считан на шипе 16. Запись кодов в регистр 1 осуществляется по сигналу, Аормируемому элементами ИЛИ 50 - 52, который появляется па выходе элемента ИЛИ 52, при наличии любого из сигналов 1, ,и дешийратора 48 или Ои дешиАрато ра 49. После записи кода в регистр 1 выдается сигнал запроса следующего инФормационного слова, который поступает с элемента ИЗБА 52 через элемент 53 задержки на шину 7, 25Формула изобретения1. Устройство для вычисления суммы произведений, содержащее блок управ ления, многовходовый сумматор, регистр результата и блоки промежуточных вычислений, причем выход многовходового сумматора соединен с инАормационным входом регистра результата вы 35 ход которого соединен с выходом устройства, а управляющий вход подключен к первому выходу блока управления, входы многовходового сумматора соединены с первъми выходами блоков промежуточных вычислений, управляющие входы блоков промежуточных вычислений соединены с вторым выходом блока управления, каждый блок промежуточных вычислений содержит регистр, сумматор,45 четыре коммутатора, первый и второй элементы ИЛИ и элемент запрета, причем первые инАормационные входы первого и второго коммутаторов соединены с соответствующими ипАормационны50 ми входами блока, отлич ающе ес я тем, что, с целью повышения точности вычислений, оно содержит регистры данных и адреса и две группы регистров, а каждый блок промежуточных вычислений содержит дополнительно два узла инверсии, три схемы сравнения, три элемента И, третий элемент ИЛИ, два элемента НГ и элемент задержки, причем регистр данных соединен инФормационным входом с шиной дан - ных устройства, управляющим входом с третьим выходом блока управлений, а выходом - с инАормапионными входами регистров первой и второй групп, регистр адреса соединен инАормационным входом с шиной адреса устройства, выходом - с входом блока управления, а входом записи - с шиной управления устройства, управляющие входы регистров первой и второй групп соединены соответственно с четвертым и пятым выходами блока управления, выходы регистров первой группы соединены с первыми инАормационными входами соответствующих блоков промежуточных вычислений первой группы, вторые инФормационные входы которых соединены с выходами соответствующих регистров второй группы, вторые и третьи выходы блоков промежуточных вычислений ъ - й группы (=1з; з - разрядность операндов) соединены соответственно с первыми и вторыми инАормационными входами соответствующих блоков про-межуточных вычислений (+1)-й группы,выход регистра результата соединенс дополнительным входом многовходового сумматора, шестой выход блока управления соединен с шиной запросовустройства, в каждом блоке промежуточных вычислений входы узлов инверсии соединены с соответствующими инФормационными входами блока и с первыми входами соответственно первой и второй схем сравнения, вторые инАормационные входы первого и второго коммутаторов соединены с выходами соответствующих узлов инверсии и свторыми входами соответствующих схемсравнения, выходы первой и второйсхем сравнения соединены с управляюшИми входами соответствующих коммутаторов, выходы которых соединены с входами третьей схемы сравнения, выход первой схемы сравнения соединен с первыми входами первого, второго и третьего элементов И, выход второй схемы сравнения соединен с входом первого элемента НЕ и с вторыми входами второго и третьего элементов И, выход третьей схемы сравнения соединен с вторым входом первого и с третьими входами второго и третьего элементов И, при этом входы первого элемента И, первый и второй входы второго элемента И и второй вход третьего элемента И10 1619257 являются инверсньпчи, выход первого элемента И соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ПП соединен с5 вторым входом второго элемента ИГП и с входом второго элемента ПЕ, выходы второго и третьего элементов И соединены с соответствуюпими входами перво го элемента ИЛИ, выход которого соеди 1 О нен с первым управляюпим входом третьего коммутатора, второй управляюгий вход которого соединен с выходом третьей схемы сравнеггия, выход второго элемента ИЛИ соединен с первым управ ляющим входом четвертого коммутатора, второй управляюций вход которого соединен с выходом второго элемента ПЕ, первые, вторые, третьи и четвертые информационньге входы третьего и четвертого коммутаторов попарно соединены с входами и выходами первого и второго узлов инверсии, выход третьего коммутатора соединен с информационным входом регистра и первым входом эле мента запрета, второй вход которого соединен с выходом элемента задержки, а выход - с первым выходом блока промежуточных вычислений, третий выход которого соединен с выходом регистра, ЗО вход сдвига которого соединен с входом элемента задержки и с входом бло.ка, выход четвертого коммутатора соединен с первым входом сумматора, второй вход которого соединен с входом константы устройства, а выход - с вто- рым выходом блока. Таблица 1Р, Ри+1 ер рЯ, а а Р7 П,( -Ч, ЫЧ, ( -П 8 -Ч; а П; с Б 6 Ч,Ч,Ситуация взаимного расположения.переменныхв 2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов,элемент И, счетчик, три деппгАратора,четыре элемента ИЛИ, элемент задержкии триггер, причем вгход генератора импульсов соединен с первым входом элемента И, второй вход которого соединен с выходом триггера, а выход - сосчетным входом счетчика, выход которого соединен с входом первого дешиАратора, первый выход которого соединен с шестым выходом блока, а остальные - с вторым выходом блока и свходами первого элемента ИЛИ, выходкоторого соединен с первым выходомблока, вход которого подключен к входам второго и третьего депийраторов,первый и последний выходы которыхсоединены с входами триггера, остальные выходы второго депаЮратора соединены с четвертым выходом блока и свходами второго элемента ИЛИ, остальные выходы третьего делиратора соединены с пятым выходом блока и с входами третьего элемента ИЛИ, выходывторого и третьего элементов ИЛИподключены к входам четвертого элемента ИЛИ, выход которого соединен с третьим выходом блока,и к входу элемента задержки, выход которого соединен с шестым выходом блока, последний выход третьегодешифратора соединен с обнуляющимвходом счетчика,О 1 1 1 1 О 1 0 0 0 О 0 11619257 Составитель В,БерезкинТехред Л.Сердюкова Корректор А.Осауленк Редактор А.Моткп ираж Производственно-издательский комбинат ."Патент", г.ужгород, ул. Гагарина, 1 Заказ 47ВНИИПИ Госуда твенного комитет 113035, Москва,Подписноео изобретениям и открытиям при ГКНТ СССР35, Раушская наб д. 4/5