Патенты с меткой «вычисления»

Номер патента: 1695289

Опубликовано: 30.11.1991

Автор: Шимбирев

МПК: G06F 7/00

Метки: вычисления, непрерывно-логических, функций

...вычисление переменных Е 1,вычисление значения 2 = О (Е 1, , Еэ), выдача полученного значения 2 во внешнюю ЦВМ,По сигналу, поступающему через вход- выход 3, триггер 33 устанавливается в "1", счетчик 30 - в "0". Триггер 33 выдает разрешающий сигнал на один из входов элемента 35 сравнения и импульсы с генератора 34 тактовых импульсов начинают поступать на счетный вход счетчика 30. Управление процессом чтения переменных Хя и процессом вычисления значений Е и 2 осуществляется с помощью кодов. записанных в узлах 31 и 32 постоянной памяти.Чтение перющим образомИз узла 20(Ам, Ае) управлступает в регис еменных происходит следупроисходит чтение значения яющей команды, которая потр 17. Из регистра 17 значе 1695289мационному входу-выходу и к...

Номер патента: 1695295

Опубликовано: 30.11.1991

Авторы: Золотовский, Коробков

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы

...такте (пусть разность Пх -- Пу - 1 еще не равна нулю)= формируется первый разряд М 7. Разряды результата в устройстве формируются точно так же, как и в известном устройстве, с той лишь разницей, что старший разряд результата дополнительного записывается в триггер 11 по сигналу С 11, Из группы элементов И 17 второй частичный квадрат 2 К 7 (Мх), пройдя через сумматор 1, поступает на первые входы сумматора 2. На вторые его входы поступает первый частичный квадрат результата 2 К 1 (Мг), при условии, что он равен 1, со знаком "минус". Инверсия знака сумматора 2 поступает на вход О триггера 10 и по сигналу С 9 в последний запишется точное значение первого разряда результата,В пятом такте по сигналу С 11 точное значение первого разряда...

Номер патента: 1697085

Опубликовано: 07.12.1991

Авторы: Гнилицкий, Каневский, Клименко, Корчев, Поваренко, Ярцун

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...алгоритму. Сблока 11,1.2 постоянной памяти поступаеткоэффициент ЧЧбаО, С выхода умножителя14,1.2 снимаются результаты второй итерации алгоритма БПФ.Вторая, третья и четвертая группы устройства работают аналогично первойгруппе, последовательность смены управляющих сигналов на этих группах такая же, 20как и на первой группе, Отличие для второйгруппы заключается в том, что на вход второй группы поступают отсчеты Х/1, Х/5,Х/9, Х/13, Х/18, Х/21, Х/25, Х/29, Х/33,Х/37, Х/41, Х/45, Х/49, Х/53, Х/57, Х/61, с 25выхода блока 11.2.1 постоянной памяти последовательно поступают коэффициенты1/ЧбаО, ЧЧбаО, ЧЧбаО, ЧЧба 01 ЧЧба 1, ЧЧба 5, ЧЧба 9,ЧЧба 13, В/ба 2, В/ба 10; В/ба 18, ЧЧба 26, В/ба 3,В/ба 15, ЧЧба 27, В/ба 39, с выхода блока 11,2,2...

Номер патента: 1697086

Опубликовано: 07.12.1991

Авторы: Дыкун, Захарко, Мельник

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...от кода операции, поступающего на соответствующий вход устройства и указывающего на размерность преобразования памяти 9 и памяти 14 в зависимости от кода адреса, поступающего со счетчика 22, формируется соответствующее размерности значение тригонометрических коэффициентов и управляющих сигналов. При этом, если размерность преобразования меньше, в обработке задействованы не все блоки,Блоки, не задействованные в обработке, но через которые проходит информация, работают следующим образом. На комплексный) умножитель 8 с выхода памяти 9 коэффициентов поступает значение коэфФициента, равное "1", т.е. умножитель выполняет умножениена "1". На арифметические устройства с первого и второго выходов памяти 14 поступает код опе. рации,...

Номер патента: 1697088

Опубликовано: 07.12.1991

Автор: Елманов

МПК: G06F 17/18, G06F 7/38

Метки: вычисления, скользящего, среднего

...деления на 55 константу КОД текущего скользящего среднего Я; = - Я с выхода блока 8 деления поступает на вход блока 2 сдвиговых реги- стрОБ и вход вычитаемого блока 5 вычитания, на вход уменыаемого которогопоступает значение величины Я-н с М-го выхода блока 2 сдвиговых регистров. Код величины Я 1 - Я 1-м с выхода блока 5 вычитания поступает на вход блока 9 определения модуля, значение Ь = (% -31-и) с 5 выхода которого поступает на информационный вход блока 3 сдвиговых регистров и первый вход элемента 12.1 сравнения. Параллельно коды величин %-п. и Ящс ( )-Гои ( + Й )-Го выходов блока 2 сдвиговых регистров поступают на соответствующие входы коммутатора 10 и элемента 11 сравнения, выход которого соединен с управляющим 15 входом...

Номер патента: 1702392

Опубликовано: 30.12.1991

Авторы: Ковшова, Кузнецов, Плищенко, Файзуллина

МПК: G06F 17/18

Метки: вычисления, значений, интенсивности, функции

...11 поступает на вход блока 5, вход первого сомножителя первого 9 блока умножения и на вход первого 2 квадратора. В блоке 5 Формируется код (а 2) Х 1)+-(- (р) Х (х, который поступает затем навход сумматора 10.В первом 2 квадраторе формируетсякод 1) + (р) Х (х, который поступает за 2тем на вход второго сомножителя блока 9умножения и вход блока 4, в которых формируютсв соответственно код (тт(х = я) вв(р)Х(хЯ Х Я к (р Х(х =) в (р)ХХ(х и код (в 1) Х ) + (р) Х(х идущиесоответственно на вход делимого второго14 блока деления и на вход сумматора 10,В сумматоре 10 формируется код (Я(х=(аз) + (а 2 Х 1) + (р) Х(х) ) + (а 1) Х 1) ++(р) Х(х (причем код(аз) постоянно записан в этом блоке), идущий затем на входделителя второго 14 блока деления,...

Номер патента: 1704148

Опубликовано: 07.01.1992

Авторы: Елманов, Чочиа

МПК: G06F 15/36

Метки: вычисления, порядковых, статистик

...ф"нхцк;1распределения Н(Х) определяетсЯ знгчсниу искомой г-й псряд;: :й стгт.-,К.". ИЗ ВЫпгж ННЯу=):Л.;Х,гЬ,",Л/-1(Х) - О, / (О, -1)ФОРМИРОВаНИЕ ЗНВЧВНИг Г х:, итсгральной функции Й(к опре- гяется по окнуМхй элементов, Осуществляется рекурентно.п/(Х;) = Ь/(Х ) . (Ь),а,) - Ь;(а,. (1/Ь/(0) Ь/(0 Д + Ь(х) - Ьх.ф,ф. Д; (2)Ь/(х)-О,е:лих / /=(О-Ь,-1)/ (3)1, если ЬХа "2приа 0й/(Ха ) = 0 при а ( 0О р - Щ при р = О(О,В /-0;Ха - (ф п ри а0п)ра) О, ) "О,Н,- количество отсчетов В строке. 10 15 20 25 30 35 ДО 4"-.50 55 В начальный момент блоки 5.1,5.2,5,1сдвигОВых регстрОВ и накапливающие сумматоры 7,1,7,2.7.М установлены в ноль,блок 1 сдвиговых регистров установлен ведининог состояние (т.е. в его ячейках записано значение 2 к). Такая начальная...

Номер патента: 1705822

Опубликовано: 15.01.1992

Автор: Пьянков

МПК: G06F 7/544

Метки: вычисления, функций

...суммиро. вание М+) с помощью сумматора 81 и запись результатов в первый регистр 78 числа итераций. 5 10 15 20 25 30 35 40 45 50 55 Во второй микрокоманде цикла производится вычисление величины 2 к+ = 22 к2 п(1+ ак 2) .При этом величина 2 иэ первого регистра 65 данных через мультиплексор 71 поступает на вход сдвигателя 73, которыйсдвигает ее на ) разрядов влево с получением величины 22. Нормализованная константа 2 п(1+ вк 2- ) считывается иэблока 70 памяти констант и поступает навыход А сумматора-вычитателя 76. В сумматоре-вычитателе 76 задается операция вычитания В-А, результат которой в концетакта записывается в первый регистр 65данных, В этом же такте производится анализ условия окончания цикла.В третьей микрокоманде цикла...

Номер патента: 1709304

Опубликовано: 30.01.1992

Авторы: Золотовский, Коробков

МПК: G06F 7/544

Метки: вычисления, функций

...первом квадраторе формируется квадрат суммы входных а 3 огументов. В нашем случае (х+х ) = х +2 х + х . В котором квадрат разности (х-х )=х - 2 х + х . На выходе вычислителя соответственно формируется (х + 2 х + х - х + 2 х - х = 4 х"), а наг 3 4 г 3 4выходе сумматора-вычислителя формируется.величина(х +2 х +х +х - 2 х +х )2 х.г 3 4 2 4 Е = 2 х, Элемент задержки 145 обеспечивает поступление разрядов х синхронно с формированием результатов на выходах квадраторов 141 и 14 г и умножение х на 2.Во втором блоке умножения и возведения в квагдрат 5 организуется вычисление(х +х 3) =х +2 х +х и(х - х 3)=х - 2 х +х, т,е. формируются величины 4 х и 2 х,В третьем блоке б формируется соответственно величины 4 х и 2 х . Текущие разря 4 8ды...

Номер патента: 1709342

Опубликовано: 30.01.1992

Авторы: Перелыгин, Тихоновецкий, Урбанович

МПК: G06F 17/17

Метки: вычисления, свертки

...3 (фиг. 1) может быть использована, например, микросхема К 155 ИДЗ. Информационными входами, соединенными с выходами регистров 8 и 9, в данном случае являются выводы 23, 22, 21, 20, входом управления - выводы 18, 19, выходом первого канала - выводы 04, 05, 06, 07, 08, второго канала - выводы 13, 14, 15, 16, 17.В качестве регистров 8 и 9 (фиг. 1) может быть использована, например, микросхема,К 555 ИР 23, Входом записи является вывод 11, входом разрешения - вывод 01, информационными входами - 3, 4, 7, 8, 13, 14, 17, 19, выходами - 2, 5, 6, 9, 12, 15, 16, 19,В качестве шинных формирователей 6 и 7 (фиг, 1) может быть использована например микросхема, КР 580 ВА 86, Информационным входом в данном случае являются выводы 1, 2, 3, 4, 5, 6,...

Номер патента: 1711150

Опубликовано: 07.02.1992

Автор: Дохов

МПК: G06F 7/52

Метки: величины, вычисления, обратной

...вход первого коммутатора, до прихода "0", на вход устройства. Далее 010100101110000, нормализованное С в прямом коде, через первый вход второго коммутатора проходит на второй вход умножителя и умножается на15 10 30 35 40 50 татора, третий и четвертый стробирующиевходы которого подключены к выходу старшего разряда блока нормализации, выход умножителя соединен с первым входом сумматора, второй вход которого подключен к 55 5 10 1,10000010110100101011101011 с выхода коммутатора 1,Далее результат суммируется с величиной В, инвертируется на коммутаторе 4 и объединяется С "1" в старшем разряде. Полученный результат 0,1100000101100101 поступает на сдвигатель. где сдвигается на 11 разрядов, Окончательно получается результат 1/С...

Номер патента: 1711153

Опубликовано: 07.02.1992

Авторы: Горбачев, Гусятин, Либероль, Руденко, Тимченко

МПК: G06F 7/552

Метки: вычисления, степенной, функции

...которого равен р. Так, для случая р = 4, этот принципиллюстрируется табл,2,50 Р схем И-НЕ формируют унитарный рразрядный код(фиг,З) в 1-м разряде которогопоявляется нуль, если 1-й (11р) разрядаргумента равен единице, а все старшие(1+(И-е разряды аргумента равны нулю.55 йифратор преобразует унитарный код в гпразрядный двоичный код.Один из вариантов реализации блокауправления сдвигом функции приведен нафиг,4, Функциональное назначение этойсхемы состоит в том, чтобы получить двоичное число, равное а К, если аО, и а К,если аО. Блок работает следующим образом. в элементов ИСКЛЮЧАЮЩЕЕ ИЛИреализуют поразрядную инверсию двоичного кода К, если аО, выходы этих элементов образуют е младших адресов блокапамяти ПЗУ, а г-разрядный код - а-г старших...

Номер патента: 1711182

Опубликовано: 07.02.1992

Автор: Елманов

МПК: G06F 15/36

Метки: адаптивного, вычисления, оценки, скользящего, среднего

...поступает на соответствующий вход блока 3 выделения минимума. На выходе блока 3 выделения минимума формируется значение номера а, того входа блока 3 выделения минимума, на который поступило минимальное значение. Значение с выхода блока 3 выделения минимума поступает на вход дешифратора 8, на а-м - (а+9-Е-м разрядах выхода которого формируются логические единицы, а на остальных разрядах его выхода - логические нули, Значение с выхода дешифратора 8 поступает на управляющий вход коммутатора 5. На выходе Р коммутатора 5 ( 3 =а, а +9-1) формируется значение йф, а на остальных 20 25 30 35 40 45 50 55 выходах - нулевое значение. Значение с выходов коммутатора 5 поступает на соответствующие входы сумматора 7, на выходе которого формируется...

Номер патента: 1711194

Опубликовано: 07.02.1992

Авторы: Василькевич, Дмитриев, Кипецкий

МПК: G06F 15/36, G06F 15/70

Метки: амплитудных, вычисления, гистограмм, изображений, телевизионных

...программной установки в состояние логической "1" определенного разряда порта ввода/вывода в блоке 15. Под управлением сигнала запуска блок 3 синхронизации вырабатывает сигналы управления обращением в блок 13 памяти, которые поступают через мультиплексор 12 записи/считывания во время прямых ходов строк всего кадра изображения, начиная с первой строки. Сигналы управления обращением в блок 13 памяти обеспечивают его выборку, установку режима чтения и записи для каждого отсчета входного изображения. Каждое очередное обращение в блок 13 памяти делится на два такта. В первом такте производится считывание содержимого ячейки памяти и увеличение содержимого на единицу с помощью сумматора 14. Во втором такте - запись полученного результата...

Номер патента: 1712950

Опубликовано: 15.02.1992

Авторы: Винокур, Кузьмицкий, Соколов, Шмерко

МПК: G06F 7/00

Метки: булевых, вычисления, магнитооптическое, параметрических, производных

...в системе "МОУТ - МОУТ - анализатор" логической операции сложение по модулю два над двумя бинарными матрицами, записанными в ячейках МОУТ 2 и МОУТ 3.Коммутатор 5 работает следующим образом. На второй информационный вход коммутатора поступает информация от внешнего источника, на первый информационный вход - с выхода фотоприемника 4, При поступлении на вход управления коммутатора 5 низкого уровня напряжения, на его выходы поступает информация со второго информационного входа, при высоком уровне на входе управления коммутатора 5 на его выходы поступает информация с первого информационного входа.Магнитооптическое устройство для вычисления параметрических булевых производных работает следующим образом. В начальный момент времени Ъ на...

Номер патента: 1716502

Опубликовано: 28.02.1992

Авторы: Авгуль, Егоров, Костеневич, Мачикенас, Торбунов

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...и десятого элементов И, выходы второго и пятого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входом одиннадцатого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И, первый вход которого соединен с выходом третьего элемента ИЛИ, первый, второй и третий входы которого соединены соответственно с выходами третьего, шестого и де,вятого элементов И, выходы четвертого и седьмого элементов И соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, выход которого соединен с первым входом тринадцатого элемента И, выход которого соединен стретьим входом второго элемента...

Номер патента: 1718216

Опубликовано: 07.03.1992

Авторы: Вышинский, Луцкая, Тихонов

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...И - с информационным входом пятого триггера и первым входом пятого элемента 2 И-ИЛИ, выход пятого элемента И соединен с четвертым входом четвертого элемента 2 И-ИЛИ, выход пятого триггера - 25 с первым входом четвертого элемента 2 ИИЛИ, выход которого соединен с четвертым входом пятого элемента 2 И-ИЛИ, выход пятого элемента 2 И-ИЛИ - с первым входом первого элемента И, первый и второй входы 30 второго элемента ИЛИ - соответственно с вторым и третьим входами данных вычислительного блока, выход второго элемента ИЛИ - с первым входом шестого элемента И, первый вход седьмого элемента И - с 35 четвертым входом данных вычислительного блока, первый управляющий вход которого соединен с вторыми входами шестого и седьмого элементов И, первым...

Номер патента: 1718243

Опубликовано: 07.03.1992

Авторы: Георгица, Маслов

МПК: G06G 7/22

Метки: вычисления, полярного, угла

...к выходам пер вого алгебраического сумматора и к входузадания косинуса вычисляемого полярного угла устройства, выход третьего умножителя соединен с вторым входом четвертого умножителя.10 На чертеже представлена структурнаясхема устройства.Устройство содержит информационныйвход 1, первый 2, второй 3, третий 4 и четвертый 5 умножители, первый 6, второй 7 и 15 третий 8 алгебраические сумматоры, Выход9 третьего алгебраического сумматора 8 является выходом устройства.Устройство работает следующим образом,20 На информационный вход 1 устройстваподается на",ряжение, соответствующее .значению Х в декартовых координатах. На . выходах первого 2 и второго 3 умножителей вырабатываются сигналы Хсозсоз Ои 25 Узи О=з 1 п Осоответственно, Сигнал...

Номер патента: 1721610

Опубликовано: 23.03.1992

Авторы: Каневский, Коноплицкий, Корчев, Лозинский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...(52с), 28с (54 ,с), 27с (55.М), ЗО.И (56.И) выход К-го (К = 1,А) регистра соединен.с входом (1+1)-го регистра, вход и выход группы проходных регистров 29. (52.) соединены соответственно с первыми входами первого 25. (57,) и второго 26. (58,) коммутаторов, вторые входы которых соединены с выходами первой 27. (55.) и второй 28. (54,) групп буферных регистров соответственно, входы которых соединены с выходами первого 25, (57.) и второго 26. (58.) коммутаторов соответственно, выходы которых соединены с входами сумматора 23, (59,), выход которого соединен с первым входом сумматора 22, (53,) результата, выход которого (за исключением 21 1-го (36.1-го) модуля) соединен с входом третьей группы буферных регистров 30. (56.), синхровходы которых,...

Номер патента: 1721611

Опубликовано: 23.03.1992

Авторы: Бондаренко, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: вычисления, значений, матрицы, собственных

...в вычисли-.тельном блоке 7(п-;+1) в моменты времени В блоке 9 вывода выполняется проверка точности вычислений 1("+") -ЯР . Если такое соотношение выполняется, то на выходе 10 признака окончания вычислений формируется единичный сигнал. При этом с выходов 11(п-+1) в моменты времени 3 - 4+2 и 1 снимаются значения Ь, Если данное соотношение не выполняется, то итерационный процесс вычисления собственных значений Ь продолжается,В процессе вычисления А( ) существуют случаи параллельной проверки соотношении+) - ) в и Ь ) Ь ) - 8, 1(2, Поэтому дляЙ +г) В+1)итераций 1 = 1,3,5, признак окончания вычислений а 1 формируется на выходе 101, а для итераций К = 2,4,6, - признак окончания вычислений а 2 на выходе 102 в моменты времени 1= Зи - 4+ 2 иК, В...

Номер патента: 1725214

Опубликовано: 07.04.1992

Авторы: Авгуль, Костеневич, Лазаревич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, коэффициентов, линейных, полинома, функций

...называется линейной, если имеет местоР = софс 1 х 1 фс 2 х 2 Ф спхп, (1) где сп 6(0,1) и т = 0,1,2п. Опишем алгоритм распознавания (или вычисления коэффициентов полинома) линейных булевых функций и переменных Р=Р(х 1, х 2 хп), реал из о ва н н ы й в устройстве, С этой целью введем в рассмотрение булеву функцию и - 1 переменных рс (хк+1), . хп) = Р (О .,О,хк+1хп), где ОКии Р (х 1 хп) = Р(х 1 х 2 хл)Искомый алгоритм основан на применении следующей теоремы,Т е о р е м а, Если для любого с (О 5 тт и) имеет место б р (хс+1.,хп)%+1,роизводнои , аб Хп - 1+1РАВНОЗНАЧНОСТЬ=ведливость тождества (2),онъюнкция 0 значений сигналов на выходах всех элементов РАВНО НАЧ НОСТЬ равна логической единице; исследуемая функция Р является линейной, а вектор...

Номер патента: 1725217

Опубликовано: 07.04.1992

Авторы: Лагутин, Олейников

МПК: G06F 7/544

Метки: вектора, вычисления, координат, модуля, полярных

...входами квадратора 1, которые подключены соответственно к первому и второму частотным входам устройства, блок 4 извлечения корня содержит схему 4.1 сравнения, счетчик 4,2, сумматор 4.3, регистр 4.4, элемент И 4.5, элемент ИЛИ 4.6, элемент 4,7 задержки, триггер 4,8, второй делитель 4.9 частоты, причем первый вход схемы 4.1 сравнения соединен с информационным входом блока, а первый, второй и третий выходы соединены соответственно с первым и вторым входами элемента ИЛИ 4.6 и Я-входом триггера 4.8, В-вход которого соединен с выходом элемента ИЛИ 4.6, а выход - с первым входом элемента И 4,5, выход которого соединен с информационными входами второго делителя 4.9 частоты и счетным входом счетчика 4,2, выход которого соединен с выходом...

Номер патента: 1725218

Опубликовано: 07.04.1992

Авторы: Король, Милонов, Скорин, Товарницкий

МПК: G06F 7/544

Метки: вычисления, полинома, сжатия, чисел

...второй регистр 4, сумматор 13 произведений, первый регистр 2), на вход 7 задания режима устройства подан логический "0", что соответствует выбору режима сжатия числа, при этом второй коммутатор 5 запрещает прохождение аргумента много- члена с входа 8 основания полинома устройства на .свой выход и разрешает прохождение числа, соответствующего выражению макс(а)+ 1 с выхода сумматора 13, сжимаемого число с входа 1 сжимаемого числа устройства подается (каждая в-разрядная цифра числа - с соответствующего входа), на первый регистр 2, где сжимаемое число хранится до поступления стробирующего импульса,Цифры сжимаемого числа с входа 1 сжимаемого числа устройства также поступают на блок 11 сравнения, который, используя признак "Больше",...

Номер патента: 1725228

Опубликовано: 07.04.1992

Авторы: Каневский, Клименко, Лозинский, Сергиенко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...и 2.4 поступают ВеЮ . ВеЮг, ВеЧЧЯеЧЧд. На выходах сумматоров 1,4 и 4.2 формируется ВеХ(4) и ВеХ(6). 5,2, На вторыевходы умножителей 2,1, 2.2, 2.3. 2,4 поступают 1 вЧЧО, 1 гпМР. 1 гпМР, гпту. На выходахсумматоров 4,1 и 4.2 формируется 1 гпХ(4),1 гпХ(6),5.3. На вторые входы умножителей 2.1,2,2, 2.3, 2.4 поступают ВеЧЧ, ВеЮ/, КеЧР,З 10ВеЧЧО. На выходах сумматоров 4.1 и 4.2 формируются ЯеХ(5), ЯеХ(8). На второй управляющий вход устройства подается м 1",5.4. На вторые входы умножителей 2.12,2, 2,3 и 2.4 поступают 1 гпЯ, пЮЧ, гпЮГ3 1 Ои АЯЧЧО.Шестой такт. 6.1. В регистры 5.1 и 5.2принимаются Х(5) и Х(4) соответственно.Триггер 7.2 устанавливается в единичноесостояние. На вторые входы умножителей6 о2.1, 2.2, 2.3 и 2,4 поступают ВеЮ, ВеЮ/ .ВеЧЧ,...

Номер патента: 1727121

Опубликовано: 15.04.1992

Автор: Оленев

МПК: G06F 7/544

Метки: вычисления, двух, квадратов, разности, чисел

...выходе через время т 1 формируется сигнал, который производит запись информации (чисел) в счетчики 1 и 2, При этом на выходах элементов ИЛИ 8, 9 появляется высокий, а на выходе элемента ИЛИ-НЕ 11 - низкий уровни напряжения. Через время т на втором динамическом выходе элемента 6 появляется сигнал, по которому информация с выходов счетчиков 1 и 2 поступает в сумматор 5, где хранится в виде суммы двух чисел на его выходах. Так как при сложении двух и-разрядных чисел количество разрядов может увеличиться на единицу, то сумматор 5 имеет и+1 выход, причем последний выход является выходом переноса. На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18-21 появляется высокий уровень напряжения, а на выходе элемента ИЛИ-НЕ 12 по прежнему остается...

Номер патента: 1727131

Опубликовано: 15.04.1992

Автор: Тимченко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...15 генерирует непрерывную последовательность импульсов (см. фиг, 2,а) с частотой, кратнойчастоте дискретизации Тд входного сигнала в формате линейной дельта-модуляции, 1=-рТд . Импульсы (см, фиг. 2,а) поступают на счетчик 18 с коэффициентом пересчета р. Импульсы с выхода переноса счетчика 18 с частотой, равной частоте дискретизации Тд (см. фиг. 2,б) поступают на тактовые входы модулятора 2 линейной дельта-модуляции и регистра 3 сдвига. Модулятор 2 преобразует поступающий с информационного входа 1 входной аналоговый сигнал х(1 в дельте-кодовую последовательность (4 ), 1 0 (см, фиг. 2, в), которая по импульсам (см. фиг, 2,б) записывается и сдвигается в регистре 3 сдвига. Импульсы (см,фигг 2,а) с выхода тактового генератора 15 поступают...

Номер патента: 1728972

Опубликовано: 23.04.1992

Авторы: Дудкин, Зиновьев, Мигунов, Савельев, Толов

МПК: H03M 13/00, H03M 13/02

Метки: вычисления, локаторов, ошибок

...на входы перемножителя 13 с входа устройства и из БОП 19.Произведение 0 з с выхода перемножителя 13 складывается с 01 04 в сумматоре 14, На210-м такте на первые входы перемножителя подается с выхода БОП 18 величина 016 з, а на вторые входы - с входа устройства величина 02. Произведение 6102 6 з складывается с содержимым накапливающего сумматора 14, Полученная величина М переписыв-ется на 11-м такте в БОП 19,Дальше производится вычисление К поформуле (38 при этом вначале определена величина , Напомним, что в регистре 17З 2записана величина , а в БОП 19 - , На 12-м такте из регистра 17 на первые входы перемножителя подается , а на вторые из2БОП 19 - 1. Величина 1 с выхода перемнозжителя 13 записывается на кольцевой регистр 17. На 13-м...

Номер патента: 1730616

Опубликовано: 30.04.1992

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, фундаментальных, функций

...второго мажоритарных элементов, выходы которых соединены соответственно с первыми входами элемента ИЛИ-НЕ, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, Вторые входы второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВАсоединены с вторым и третьим настроечными входами устройства, выход которого соединен с выходом элемента ИЛИ-НЕ, Второй и третий входы элемента ИЛИ-НЕ соединены с выходами второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соответственно,На чертеже представлена функциональная схема устройства для вычисления ФСБФ.Устройство содержит три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1, 2 и 3, мажоритарный элемент 4 с порогом два, мажоритарный элемент 5 с порогом четыре, элемент ИЛИ-НЕ 6, пять информационных входов 711, три...

Номер патента: 1730617

Опубликовано: 30.04.1992

Авторы: Антоненко, Зайцева, Шмерко, Янушкевич

МПК: G06F 7/04

Метки: вычисления, логических, модуль, производных

...- 43 и два элемента ИЛИ 44 и 45.Схемы информационных потоков через45 второй коммутатор 3 показаны на фиг. 4,Сдвиговые регистры 5 предназначеныдля хранения и формирования исходныхданных и результатов промежуточных вычислений,50 Сдвиговые регистры 6 предназначеныдля хранения и формирования результатоввычислений элементов вектора значенийдХ/д х; илид(Х/д х 1 д х логической производной,55 Таким образом, на выходах первого 28 и второго 29 Т-триггеров сохраняются сигналы "1", которые поступают соответственно на второй и первый управляющие выходы 18 и 17 узла управления до момента времени ь (щ = (К)1("+ 21("),Первый режим работы узла 1 управления определяется нулевым уровнем сигнала, который подается навход 7 признака режима узла управления в...

Номер патента: 1730638

Опубликовано: 30.04.1992

Автор: Каратаев

МПК: G06F 15/332

Метки: вычисления, сигналов, спектра

...генератора 5 промежуточной частоты формируются радиоимпульсы промежуточной частоты, имеющие сплошной спектр видази хсх шириной основного лепестка во много раз большей, чем полоса пропускания АЧХ устройства. Затем сигналы одиночных радио- импульсов промежуточной частоты проходят переключатели 6, фильтры 7 промежуточной частоты, проходят поочередно в соответствии с диаграммами 33 - 35 коммутатор 8, фазовые детекторы 9, фильтры 10 нижних частот, дискретизируются по времени и квантуются по уровню в аналого-цифровых преобразователях 11 и, представ в двоичном коде на интервалах времени, соответствующих диаграмме 36, подаются на входы блока 12 ДПФ, который за эти же интервалы времени (диаграмма 37, первые полупериоды обработки) проводит...