Патенты с меткой «вычисления»

Номер патента: 1424017

Опубликовано: 15.09.1988

Авторы: Абдусатаров, Акбаров, Верлань, Каримов, Мансуров, Шакамалов

МПК: G06F 7/64

Метки: вычисления, интегральных, нелинейных, операторов

...(Т,) 1, поступающей с блока 11,В результате получаем значение произведения Ь з Р ф(г.,), а значенияпеременных С = 0 и С = 0 черезоткрытые управляющим сигналомЬс первого выхода первого блока 4сравнения второй 6 и третий 7 блокиэлементов И проходят на, блок 8, врезультате чего в нем вычисляетсязначение ядра Е(1, С,), Одновременно управляющий сигнал С = Т;(11) поступает на вход элемента 19задержки, на пину сброса третьегонакапливающего сумматора, на первыевходы первого 17 и второго 21 коммутаторов и открывает первый блок 2элементов И, в результате чего напервом накапливающем сумматоре 3 вычисляется г. = с = 1, + Ь = Ь.В третьем такте в первом блоке 4сравнения выполняется сравнениеС = Т с Ь, во втором блоке 13 сравнения - с с С, в блоке 11...

Номер патента: 1425661

Опубликовано: 23.09.1988

Авторы: Золотовский, Коробков, Семерникова

МПК: G06F 7/548

Метки: вычисления, запятой, плавающей, тригонометрических, функций

...в третий выходной регистр 24. С выходов 25-28 считывается результат.Пусть теперь -7) П -16. В этом случае потребуется три цикла. Цикл 1. Первый коммутатор 7 выбиРдрает рх2 1, второй коммутаторбх14 выбирает - р х 2 . В умножи2.5 теле 17 формируется произведение1 й фяких 2. , которое помещается впервый регистр блока 16 регистров.Цикл 2. Первый коммутатор 7 выбирает Р х, Второй коммутатор 14 вы 1 йобирает 2 ф 4 х 2 , и начинается их перемножение. За время пере,множения третий коммутатор 15 выбира 115 ет 1,0, из блока 16 регистров вы 11бирается -- с х 2 и они вычи 2Фтаются. Полученная разность с выходапервого сумматора 18 записывается20 в первый выходной регистр 20, Сфори иьмированное произведение -1- с х 22записывается в первый...

Номер патента: 1425678

Опубликовано: 23.09.1988

Авторы: Дрозд, Нестеренко, Огинский, Полин

МПК: G06F 11/10, G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...У, формируемый узлом 11свертки по модулю три, Сравнение ука 25 занных кодов приводит к определениюна выходе 10 устройства сигнала контроля, принимающего нулевое значениепри правильном функционировании устройства. Единичное значение указывает на неисправность устройства.Узлы 10-1, 10-2, , 10-(и+2) и12, а также регистр 1 аргумента используются для исправления результата на выходе 17 устройства при установлении факта его неправильного35,: функционирования. В этом случае выход схемы 13 сравнения принимает еди.ничное значение, которое кроме выдачи на контрольный выход 18 устройст 40 ва поступает также на информационныйвход триггера 12, на вход режима регистра 1 аргумента и вход блокировкизаписи регистра 2 контрольного кода.При этом в...

Номер патента: 1425706

Опубликовано: 23.09.1988

Автор: Силин

МПК: G06F 17/16

Метки: вычисления, матрицы, функций

...О, 7.10- любое, Рассмотрим этот режим подроб 20 25 нее на примере вычисления И,. По синхроимпульсу Т в регистры 23 и 24записываются соответственно .п,и а 1на выходе мультиплексора 19 - нулевой 30 код. По следующему синхроимпульсур в регистрах 23 и 24 - и и а,в регистре 25 - а, п , на выходемультиплексора 19 - пР, а. По следующему импульсу Т в регистрах 23 и24 - прои а,д в регистре 25 - а 1 п, ++ а щ ирегистр 25 подключен навход сумматора 30, и по очередномусинхроимпульсу Т в регистр 25 записывается значение И в регистры 23 40 и 24 - п,и ана выходе мультиплексора 19 - нулевой код и демультиплексор 35 коммутирует на информационный вход и синхровход регистра 26соответстненно выход регистра 25 и " 45 синхроимпульс р еПо следУющемУ...

Номер патента: 1425708

Опубликовано: 23.09.1988

Авторы: Арро, Герм, Смолянский

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...33 и 30 блока 15 синхронизации. Одновременно по сигналу с выхода 39 блока 15 синхронизации в регистр 12 принимается результат проведенной в пятом такте операции вычитания с выхода арифметического блока 10, этот же результат по сигналу с выхода 40 блока 15 синхронизации принимается в регистр 13 и записывается по сигналу с выхода 19 блока 15 синхронизации в блок 1 памяти по адресу А 1, сформированному на выходе 18 блока 15 синхронизацииВ седьмом такте по сигналу с выхода 38 блока 15 синхронизации арифметический блок 10 выполняет операцию вычитания над операндами Х 2 и ХЗ, считываемыми соответственно из блоков регистров 7 и 8 по адресам Ф 1, сформированным на выходах 33 и 30 блока 15 синхронизации, Одновременно по сигналу с выхода 39 блока...

Номер патента: 1427362

Опубликовано: 30.09.1988

Авторы: Валов, Виткин

МПК: G06F 7/548

Метки: вычисления, тригонометрических, функций

...входа 7 устройства,По фронту каждого тактового импульса осуществляется увеличение5(уменьшение) содержимог о накапливающего сумматора-вычитателя 6 на велиРчину 2 , где р - номер старшего значимого разряда величины. Одновременно осуществляется вычисление значения здпх;, и созхпо соотношениям (3), (4) с помощью блока 2 умножения и комбинационных сумматоров3,4.После очередного тактового импульса в накапливающем сумматоре-вычйтателе 6 появится код, совпадающий созначением аргумента, В этом случаепроявляющийся единичный сигнал навыходе признака "Равно" схемы 5 сравнения установит триггер 16 в единичное состояние, блокируя тем самым элемент И 17 для прохождения тактовыхимпульсов с синхронизирующего входа7 устройства, Данный единичный...

Номер патента: 1427386

Опубликовано: 30.09.1988

Авторы: Каневский, Куц, Логинова, Самофалова

МПК: G06F 15/332

Метки: вычисления, скользящего, спектра

...и а, принимаются в умножисуммирования в сумматоре 12 х,(К) х тель 7, произведение х,(К) Л, - в ре - х а,+ Ьх (К) записан в регистр 13, 30 гистр 13, в сумматоре 12 (управляющий у (К) - у(К) и д,принимаются в ум- выход 18 - О) вычисляется х,(К)с 1+ ножитель 7, в котором вычисляется + х (К)аг из блока 8 памяти поступапроизведение 8 у(К) - у(К), в сум- ет коэффициент маторе 12 вычисляется х,(К)а, + В седьмом такте состояние счетчи+ х (К)Ъ,фд, Гу(К) - фК)1 и поступа- Зб ка 26 тактов - 000, счетчика 27 опеет на вход регистров 13 и 11, иэ раций - 0001, из узла 30 постоянблока 8 памяти на вход умножителя 7 ной памяти считывается код 0 на уппоступает коэффициент Й на выходе равляющий вход сумматора 31, на млад-0. шие разряды - код 01 и работа...

Номер патента: 1427394

Опубликовано: 30.09.1988

Авторы: Михляев, Твердохлеб

МПК: G06G 9/00

Метки: вычисления, матриц, оптическое, произведения, трех

...где матрицы В и С задаются соответственно на первом 4 ивтором 5 пространственных модуляторах света, а матрица А задается новходной плоскости Р, с помощью блока3 ввода элементов матрицы (см;фиг. 1,2). Таким образом, для задания матрицы А .(внутренней в произведении (5)в устройстве могут быть использованынаряду с пространственными модуляторами света более простые и быстродействующие светоизлучающие элементы,такие как матрицы светодиодов или лазерных диодов, В известном устройстве для задания элементов внутренней(в тройном произведении) матрицы такие светоизлучающие элементы неприменимы, поскольку в известном устройстве эта матрица должна быть задана вовнутренней плоскости оптической системы, расположенной между плоскостямизадания первой и...

Номер патента: 1429112

Опубликовано: 07.10.1988

Авторы: Козлов, Поликашкин

МПК: G06F 7/552

Метки: вектора, вычисления, модуля

...записываются в регистры блока 5 выделения максимума и по сигналу, подаваемому настробирувщий вход 9, производитсясравнение, в результате чего на выходе 8 результата образуется значение йункиии /Х,Формула изобретения повышения быстродействия эа счет предварительного параллельного суммирования аргументов, в него внеденц дваблока преобразования многорядногокода, причем вход первого аргументаустройства соединен со сдвигом соответственно на один, два и три разряда в сторону младших разрядов с вхо,"дами первого, второго и третьего аргументов первого блока преобразования многорядного кода, вход второго аргумента устройства соединен со сдвигом соответственно на один, два и три разряда в сторону младших раз" рядов с входами первого, второго и...

Номер патента: 1429137

Опубликовано: 07.10.1988

Автор: Кижаев

МПК: G06G 7/48

Метки: вычисления, кабеля, параметров, сушки, текущих

...4+13 П (п 2 П 4 14 и (п 2 пэна выходе блока 38 - Д 1(пмрн+пг ир)")1 ( П 2 П 3 П 4+ 1 2 ПП Эи 4+ 1 3 П ( П 2 П 4+ 14 П (П 2 ПЭ на выходе блока 53 - 1(иурн +игмр)РБлок 6 индикации состоит из вольтметра, амперметра и трех сигнализационных табло. На вольтметре индицируются показания вычисленных напряжений от узлов 3-5 через коммутатор 2, на амперметре - показания токов. Сиг- . нализационные табло показывают вид узла 3-5, которое в данный момент производит вычисление тока и напряжения( ,Е и.) р . -=Н, на выходе блока ф(-(Узел 5 предназначен для определения тока и напряжения при последовательно-параллельном соединении кабелей по формулам (5) и (6).Сначала в блоке 27 выбирается первое минимальное значение числа жил кабелей, которое по...

Номер патента: 1430964

Опубликовано: 15.10.1988

Авторы: Карташевич, Курлянд

МПК: G06F 17/14

Метки: вычисления, двойным, разрешением, сигналов, спектра

...обнуляются, а триггер24 переводится в единичное состояние,На управляющем. входе четвертогоблока 13 коммутаторов устанавливается уровень логической "1", в результате чего на второй вход сумматора7 поступают коды с первого выхода второго регистра 1 б сдвига, Кроме того,высокий логический уровень на управляющем входе блока 5 постоянной памяти выбирает область памяти, в которой записаны экспоненциальные множители с отрицательным знаком, что позволяет перевести устройство в режимвыполнения итераций ОБПФ, Переднийфронт сигнала с выхода переноса второго счетчика 18 операндов устанавливает .триггер 22 блока управления вединичное состояние, при этом выходпереноса второго счетчика 18 операндов подключается через элемент И 23к входу второго...

Номер патента: 1430965

Опубликовано: 15.10.1988

Авторы: Каневский, Каустов, Овраменко, Синчук

МПК: G06F 17/17

Метки: вычисления, свертки

...вычислительных блоков и (1,=1) элементов, памяти, В регистре коэффициента вычислительного блока .1.К хранится коэффициент Ь(1,-1+1, 1).Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и вре-мя записи в первый регистр 4 результата каждого иэ вычислительных блоков,второй такт - время задержки сумматоров и время записи во второй регистр результата.Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета У(1.,К). Вычисление 7(1 К) начинается в первом цикле 1-ым вычислительным блоком и заверщается в 1,-)М+-ом цикле вычислительным блоком.1.,.Формула...

Номер патента: 1432499

Опубликовано: 23.10.1988

Авторы: Авгуль, Мищенко, Супрун, Якуш

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...1) где= 1 2,и-Б = 1, 2, , 2 . При этом г-евыходы второго дешифратора 2, длякоторых р,. = у,. , объединяютсяна входе одного из элементов ИЛИ -йгруппы 4;, выход которого подключается к первому входу -го элементаСЛОЖЕНИЕ ПО МОДУЛЮ 2 бх второй входкоторого подключен к выходу 1-го коммутатора 5, а выход соединяется сФ1-м выходом 9 устройства, на котором и реализуется заданная логическая.функция Е;(х , х ,., хп)Работу предлагаемого устройства рассматривают на примере реализации трех логических функций памяти переменных (табл. 1).Разлагают функции К;(х т х х х, х), гдето=1 2, 3, по 1 с= переменным х и х (табл. 2):т(х х хп хт х) =х хп ср ч Ч хх сР. Ч х,. х ср, ЧххитрРассматривают, например, реализации функции Г(х, х, х х 4, х).Иэ табл. 2...

Номер патента: 1432500

Опубликовано: 23.10.1988

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...симметрических булевых функций содержащее три элемента НЕ, вход -го (х=1,2,3) из которых соединен с -м информационным входом устройства, о т л и ч аО ю щ е е с я тем, что, с целью упрощения за счет уменьшения числа внешних входов, оно содержит тринадцать элементов ИЛИ-НЕ, первый вход первого из которых соединен с первым настроечным входом устройства, второй настроечньгй вход которого соединен с первым входом второго и первым входом третьего элементов ИЛИ-НЕ, третий настроечный вход соединен с первым входом четвертого и первым входом пятого элементов ИЛИ-НЕ, четвертый настроечный вход соединен с первым входом шестого элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом второго и вторым входом четвертого элементов ИЛИ-НЕ и...

Номер патента: 1432509

Опубликовано: 23.10.1988

Авторы: Дрозд, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, полиномов

...врегистры 25 и 2 Ь.В этом же такте считывается следующий код (например, 10) блока 15памяти (по адресу К), что обеспечивает в следующем такте считываниекоэффициента аиз блока 16 памятии получение коэффициента а=0 путем обнуления выхода группы,19. Код01, прочитанный из блока 15 памятипо адресу Кобеспечивает в следующем такте считывание коэффициентаа . из блока 17 памяти и получениекоэффициента а ь=0 путем обнулениявыхода группы 18. Код 11, считанныйиз блока 15 памяти по адресу К-З,обеспечивает в следующем такте считывание коэффициентов аи а и зиз блоков 17 и 16 памяти соответственно. 50На каждом новом такте происходятдомножение промежуточных результатов, получаемых на выходах регистров 25 и 26, на величину Х, и ихсоответственное....

Номер патента: 1432513

Опубликовано: 23.10.1988

Авторы: Санников, Чуватин

МПК: G06F 7/556

Метки: вычисления, логарифма

...Ьсумматоров задает сигнал с вьг:ода 68элемента ИСКЛ 1)ЧАЮЩЕЕ ИЛИ. Этот жесигнал управляет выбором соответствующей константы в первом 13 и втором14 блоках памяти - выражение (6),Третий сумматор 7 работает в режимесложенияВ соответствии с номером выполняемой итерации в первом 11 и втором5012 сдвигателях выполняется сдвигпредыдущих значений соответственноабсцисс Ви ординаты А вектора наК разрядов вправо, т.е. на выходахпервого 11 и второго 12 сдвигателейформиуются величины соответственноВ 2 и А2 . Предыдущее значениеординаты А, ее приращения Ап 2и В 2 " поступают соответственно изпервого регистра 1, второго 12 и:первого 11 сдвигателей в цепь, состоящую из первого 5 и четвертого 8сумматоров, в результате в четвертомсумматоре 8 Формируется...

Номер патента: 1434424

Опубликовано: 30.10.1988

Авторы: Василькевич, Дмитриев, Кипецкий

МПК: G06F 7/02

Метки: вычисления, порядковых, последовательностей, разрядных, статистик, чисел

...анализа,Если Я ( Т, результат суммированияотрицательный, и на выходе знаковогоразряда сумматора 4 присутствует сигнал "1". Этот сигнал поступает науправляющий вход коммутатора 16 иразрешает прохождение через коммутатор 16 дополнительного кода с выходов сумматора 4 на входы регистра 18 30первого узла 5 анализа. Кроме того,сигнал "1" поступает на первые входыэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 111 11первого узла 5 анализа, инвертируякод старших разрядов первой последо 5вательности, поступающий из входногорегистра 1, .На входы регистра-указателя 14узла 51 анализа через элементы И1212 поступает код, в соответствующих разрядах которого "1" длятех чисел, которые имели "0" в старшем разряде. Тем самым числа, имеющие "1" в старшем разряде, из...

Номер патента: 1434427

Опубликовано: 30.10.1988

Авторы: Арсени, Бородянский, Евсеев, Руда, Сурженко

МПК: G06F 7/548

Метки: вычисления, тригонометрических, функций

...соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него дополнительно введены четыре умножителя, два сумматора, три вычитателя, два блока нормализации, два блока формирования коэффициентов, второй сдвиговый регистр и четыре буферных регистра, причем выхо-, ды первого и второго блоков Формиро 1 вания коэффициентов соединены с входами параметра нормализации первого 1второго блоков нормализации советственно, вход нормализуемогосла первого блока нормализацииъединен., с входом итерационной перенной первого блока формирования коициентов, входами первых сомнотелей третьего и четвертого умнотелей и соединен с выходом первобуферного. регистра, вход итерациной переменной второго блока Форрования...

Номер патента: 1434429

Опубликовано: 30.10.1988

Автор: Комиссаров

МПК: G06F 7/556

Метки: вычисления, логарифмов

...вправо регистра 1 сдвига. Для осуществления антилогарифмирования на входе 18 задания режима устройства. должен быть уровень О. На информационные входы регистра 1 сдвига подается значение мантиссы, а на входы предварительной установки реверсивного счетчика 4значенис характеристики. С приходом отрицательного импульса запуска на вход 17 устройства и на вход разрешения записи реверсивного счетчика 4 в счетчик записывается значение характеристики. При этом на выходах элементов И-НЕ 8 и 16 присутствуют 1, которые, поступая на входы управления записью-сдвигом регистра 1 сдвига, устанавливают его в режим параллельного ввода, Формирователь 3 выделяет спад импульса запуска, которыл через элемент И-НЕ 3 поступает на входы синхрочизации регистра 1...

Номер патента: 1439580

Опубликовано: 23.11.1988

Авторы: Луцкий, Порев

МПК: G06F 7/552

Метки: вычисления, двух, многочленов, одновременного

...в вычислительные блоки с второ 15. иго по 1 - + 21-й введен регистр пере.- 3носов, причем в ка.;дам вычислительном бпаке выходы разрядов регистра сомножителя соединены с первыми вха О дами соответствуютих элементов ИСКЛЮЧАЮЩЕЕ ИЛ 1 выход первого триггера соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с первьпат входами с первого го третий элементов И, вы ходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены са сдвигам на один разряд в сторону младших разрядов с первым информационным входом коммутатора и са сдвигам на два разряда в сторону млад-Зп ших разрядов с вторым информационным входом коммутатора, выход 1-га элемента ИСКЛОЧАЮЩ 1,Е ИЛИ (где 1 = 1, 2,и + 7), соединен с первым входом 1-га элемента И группы выход второ 9 35 го триггера...

Номер патента: 1439584

Опубликовано: 23.11.1988

Автор: Плющ

МПК: G06F 7/552

Метки: вычисления, значения, ряда, степенного

...сумматоре б ттторирует импульс, которыйчерез элемент И 8 поступает на вычитающий вход счетчика 9 и вход синхронизации регистра 2(3), в результатечего вычитающий счетчик 9 устянавливяетсл в состояние "1": а тз регистр2(3) записывяетсл значение а 2 .- а хБ этом первый такт работы устройс 11 эя зякянчиваетс 51 о2 о вгсром такте работы на выходеблока 3 секциоирсвянпой памяти поЯВИГСЛ ЗнаЧЕПИЕ 1:ОЭ";ОтРЕПТЯ Я, и НЯвьтхтде сумматора б после окогчания11 ЕВ ЕХОп НЬГХ ПЭ 011 ЕС Сов Э НЗМ образЕ Г"ся значение я + я,х + а,х 2,. котороепо синхроимпул,су, выработанном фср 1 тт.тстзателем 7 импульса. с вьхсдя зле=т 1 ття И Я зЯпишется в рсГистр(3, 2а. П ЬЧттяЮтяЙ С ЧЕТЧК 9 уСТЯ"ОВ 1 ТС 5В СОСтОяНИЕ "0 т, Ия ЭТОМ ВТОРОЙ таКтрябсть: устройства...

Номер патента: 1439585

Опубликовано: 23.11.1988

Авторы: Жованик, Подоляк, Часовский

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...Формируются числа (А( и (В(.ЗОНа выходах первого 3 и второго 4 логарифмических преобразователей Формируются ЧИСла 108 (А (9 10 Я (В ( оНа выходе вычитателя 5 Формируется число 35 Перенос вычитателя равен Р = О, если 1 од (А(1 о 8 (В 1 и Р =- 19 4 О ясли 1 о 19 (А( а од (В(оЗначение 1 оа Ь в дополнительном коде поступает на адресньк вход блока 7 памяти коэффициентов.В случае 1 оя, ЬО и соответствен ио (А( (В( по значению Р = О на управляющем входе коммутатора б произ-, водится пропуск значения (А/ на выход коммутатора. По значению Р = Она выходе блока 7 памяти коэффициен тов формируется коэффициент К в соот-, ветствии с формулой1 Тираж 704 Подписное ВНИИПИ Заказ 6078/48 Произв.-полигр. пр-тие, г. 1 оя Ь = 1 ор (А - 1 оБ ( В(о К щСЕа, д...

Номер патента: 1439617

Опубликовано: 23.11.1988

Автор: Силин

МПК: G06F 17/16

Метки: вычисления, матрицы, функций

...90импульсов.БФА 15 содержит умножитель 91 исумматор 92,БФА 16 содержит умножитель 93 исумматор 94,БФА 17 содержит сумматоры 95 и 96и мультиплексоры 97 и 98.Блок 11 содержит БП 99 и сумматор 100.Блок-схема алгоритма включает блоки 101-111.Узлы свертки по модулю Ммогутбыть выполнены на базе сумматора помодулю М + с нулевым сигналом на втором входе или на базе ПЗУ; при конкретной реализации некоторые элементы, например 87 и 88, могут бьггьобъединены. Узел 8 может быть реализован на базе сумматора. Коммутаторы могут быть реализованы, например, на базе трехстабильных элемен"тов К 155 ЛП 8, причем их разрядностьопределяется разрядностью передаваемой информации, Генератор 51 можетбыть реализован по известным правилам.При реализации...

Номер патента: 1439618

Опубликовано: 23.11.1988

Автор: Силин

МПК: G06F 17/16

Метки: вычисления, матрицы, функций

...модулю М могутбыть выполнены на базе сумматора помодулю М с нулевым сигналом на втором входе или на базе ПЗУ, при конкретной реализации некоторые элемен"ты, например 87 и 88, могут быть объединены, узел 81 может быть реализован на базе сумматора, коммутаторымогут быть реализованы, например, набазе трехстабильных элементовК 155 ЛП 8, причем их разрядность определяется разрядностью передаваемойинформации.При реализации устройства на конкретной элементной базе может воз"1439618 3, Шершнев СоставителТехред И ктор В. Романе Л. Гратилл оданич Заказ 6080/ 704 дпис но Государственного комитета ССделам изобретений и открытийосква, Ж, Раушская йаб., д 3035 город, ул. Проектная,оиэводственно-полиграфическое предприятие, 3 143961 никнуть...

Номер патента: 1441382

Опубликовано: 30.11.1988

Авторы: Авгуль, Мищенко, Поясков, Супрун

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...открытий113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 144138С целью уменьшения аппаратурныхзатрат кортежи управления Ча(Я = 1,Ф1. гКц), содержащие не более 1 в единич 5ных компонент Ч = 1; 1 = 1, Ь, целесообразно формировать с помощью элементов ИЛИ и, наоборот, если в кортежах Чэ нулевых компонент,меньшеединичных компонент, кортежи целесооб.10разно формировать с помощью элементов ИЛИ-НЕ,Ф.Кроме того, возможны также два кортежа управления, все .компоненты которых равны логичесяой "1",. либо все ,15компоненты равны логическому "О".Эти кортежи формируются с помощьюсоответственно генераторов логической"1" и логического "О" (не показаны).Таким образом, из общего числа...

Номер патента: 1441392

Опубликовано: 30.11.1988

Авторы: Галабурда, Ильин

МПК: G06F 7/548

Метки: вычисления, функции

...формируется признак канала коммутации. После выдачи последнего признака суммирования формируется сигнал признака окончания.Работа устройства для положительного аргумента функции происходит следующим образом.По сигналу с выхода признака суммирования блока 2 памяти команд производится считывание соответствующих констант из блока 1 памяти констант и сложение их на сумматоре 8 с результатом умножителя 4. По сигналу с выхода признака нового коэффициента на счетчике 6 адреса констант формируется новый адрес блока 1 памяти констант. По сигналам с выхода признака умножения блока 2 памяти команд на тактовомвходе умножителя формируется серия из тактовых сигналов, под действием которых в умножителе 4 формируется произведение содержимого...

Номер патента: 1441417

Опубликовано: 30.11.1988

Автор: Козлов

МПК: G06F 15/32

Метки: вычисления, корней

...блок 1 приращения функции начинает вычислять приращение функции ДГ для нового значе 1ния корня Х Количество затрачиваемьж для этого тактов зависит от вида функции К . После окончания этого процесса с управляющего выхода блока 1 приращения функции поступает сигнал на второй вход блока 1 управления, который выдает разрешающий сигнал на управляющий вход сумматора3 14414 2 функции, где вычисляется новое значение функции Г = Г + Дь и разрешающий сигнал на управляющий вход схемы 10 сравнения, где происходит сравнение величины приращения ЬХ с заданной точностью Я . Если Д ХЯ , то схема 1 О сравнения выдает сигнал на блок 11 для продолжения итерацион" ного процесса, Сигнал с выхода схемы 10 10 сравнения запускает ждущий мульти- вибратор блока 11...

Номер патента: 1442984

Опубликовано: 07.12.1988

Автор: Чекушкин

МПК: G06F 1/02, G06F 7/544

Метки: вычисления, методом, табличным, функций, элементарных

...М.Шароши Заказ 6385/45 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1 13035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 144 группой адресных входов четвертого блока памяти, вторая группа адресных входов которого соединена с выходами соответствующих старших разрядов регистра аргумента, второй выход пер.вого блока памяти и выход третьего блока памяти соединены с входами первого и второго слагаемых второго сум 2984матора, выход которого соединен свходом первого слагаемого третьегосумматора, вход второго слагаемого Бкоторого соединен с выходом четвертого блока памяти, выход которого соединен с информационными входами регистра...

Номер патента: 1444744

Опубликовано: 15.12.1988

Авторы: Гургенидзе, Твалабейшвили, Хоштария, Шарашенидзе

МПК: G06F 7/00

Метки: вычисления, логических, программируемое, функций

...3,55 Принцип работы программируемогоустройства для вычисления логическихфункций поясняется на примере вышепри. веденной логической функции, содержащей восемь переменных. Для приведенного примера счетчик 27 являетсясчетчиком на четыре состояния, асчетчик 28 - счетчиком на пять состояний. Группа триггеров 3 содержитчетыре триггера. Группа мультиплексоров 1 содержит восемь двухканальных мультиплексоров, а блок 7 памятинастройки и блок 6 памяти функций -элементы памяти объемом 4 х 8 бит, вкоторых четырьмя сигналами "ВД-К"вводится информация (согласно таблице кодов настройки и кодов Функций) .Далее по сигналу "ОСТ-К" запускается генератор 9 импульсов, по передним фронтам импульсов которого происходит считывание из блока 7 памятинастройки и...

Номер патента: 1444750

Опубликовано: 15.12.1988

Авторы: Дрозд, Кравцов, Лацин, Лебедь, Полин

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...и второй 5 коммутаторы, первый блок 6 свертки по модулю три, блок 7 сумматоров по модулю два, второй блок 8 свертки по модулю три, сумматор 9 по модулю три, блок 10 сравнения, вход 11 первого аргумента, вход 12 второго аргумента, выход 13 модуля комплексного числа, контрольный выход 14 и выход 15 контрольных разрядов,Устройство работает Следующим образом.Через вход 11 первого аргумента на входы первого слагаемого первого сумматора 1 и на вход первого слагаемого третьего сумматора 3 поступает и-разрядная мантисса д прямого кода действительной части комплексного числа (и - 1) старших разрядов и младший разряд мантиссы с поступает также соответственно на вход второго слагаемого второго сумматора 2 со сдвигом на один разряд вправо и на...