Патенты с меткой «вычисления»

Номер патента: 1665385

Опубликовано: 23.07.1991

Авторы: Вариченко, Кодров, Устрехов

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье-галуа

...приводит к появлению на инфор-.мационном выходе 31 устройства последнего коэффициента Х(0) ППФ Г первой входной последовательности.2 Р-й тактовый импульс приводит к записи Р-го отсчета х(Р - 1) следующей входной последовательности и началу вычисления коэффициентов ППФГ, которое производится аналогично.Вычисление ППФГ может продолжаться в реальном времени, так как коммутатор 10 не переключается, заблокированный че ся первым триггером 18 (лог, "1" на прямом выходе). Данные с выходов первой группы из Р-регистров 11.111.Р через коммутаторы 17.117.Р и умножители 19,119,Р 15 на коэффициент поступают на О-входыгруппы из Р регистров 15 115.Р, Р-й импульс выхода элемента 7 задержки записывает во вторую группу из Р регистров 15.1, 15.Р данные с их...

Номер патента: 1665387

Опубликовано: 23.07.1991

Авторы: Белолипецкий, Мирзаев

МПК: G06F 17/15

Метки: вычисления, интервальной, корреляционной, функции

...в соответствующий усредняющий регистр 9 по сигналам с соответствующего выхода дешифраторов 5, а затем в накапливающий сумматор 11 по тому же сигналу через элемент.10 задержки, Импульсы второй последовательности подаются на счетный вход счетчика 6. После поступления первого импульса в счетчике 6 образуется код 111.11112 (для двоичной системы исчисления), После прихода второго импульса на выходе переполнения счетчика б вырабатывается сигнал, который разрешает считывание в этот счетчик 6 кода из регистра 7, таким образом в счетчик 6 записывается код 111,. 1102. Одновременно этот же сигнал переполнения счетчика 6 поступает на вход сдвига регистра 7 и сдвигает его содержимое, Таким образом, в нем образуется код 1111002.После прихода...

Номер патента: 1667102

Опубликовано: 30.07.1991

Автор: Каратаев

МПК: G06F 17/14

Метки: вычисления, сигналов, спектра

...10, записывается в блок 11 памяти и подается с его выхода через открытый первый ключ 13 на второй вход сумматора 10. чтобы в результате повторения Ч подобных одинаковых операций обеспечить алгоритм суммирования (накопления) текущей входной информации сумматора 10 с суммой предыдущей текущей информации, поступающей на второй вход сумматора 10.Для обеспечения синхронной работы сумматора 10 и первого блока 11 памяти производится одновременное открывание первого 13 и четвертого 16 ключей и синхронный счет адресов в первом счетчике 17 адресов на интервалах действия команд записи, считывания и запоминания (диаграмма 48) для первого блока 11 памяти.Вычисленная таким образом сумма по выражению (1) переписывается из первого блока 11 памяти во...

Номер патента: 1667104

Опубликовано: 30.07.1991

Авторы: Костелов, Парасочкин, Ткаченко

МПК: G06F 17/17

Метки: вычисления, интерполирующего, коэффициентов, полинома

...когда функция Г зависит от и аргументов, используется выражение:=1 В блоке 8 хранятся значени 11, 5, 1, О, где С Ц = 1, 4) - уме 1 число областей на)-м этапе в общем случае используется вы 1-1А =(К 1+1)+И,где ) - номер этапа ) = 1, 4;ц - текущая область интерполяции (выход узла 2) ц = О, О,В - уменьшенное на 1 число выборок в области на) этапе вычислений (выход блока 7 памяти);К - уменьшенное на 1 число значений аргумента на) этапе вычислений (выход блока 8 памяти); К( - 1) = - 1;И - номер элемента в выборке (выход узла 4) И =О, К; Ы - текущая выборка (выход узла 3) Ы ==о, в.На тактах 1-4 блок 11 формирует адреса47,78,45,44 для блока 10 и адреса 3, 2, 1,05 для блока 9. По этим адресам на тактах 1-4.в блок 15 записываются дары значений...

Номер патента: 1670690

Опубликовано: 15.08.1991

Авторы: Антоненко, Зайцева, Кухарев, Шмерко

МПК: G06F 15/31, G06F 7/00

Метки: вычисления, данных, логических, многозначных, производных

...2 аналогично его работе с момента времени то по т кп - ,Во втором режиме, начиная с момента времени т, нэ первый управляющий вход коммутатора 4, поступает высокий уровень. а на второй управляющий вход коммутатора 4, низкий уровень. В резульате этого информация с первого информационного вхо. да коммутатора 4 передается на его второй и третий выходы, а с третьего информационного входа коммутатора 4 - на его первый выход. С второго и гретьего выходов коммутатора 4, исходные данные поступают соотнестненно на второй и третии выходы блока 2С момента времени ткна втором управляющем входе коммутатора 4 формируется высокий логический уровень, Вслед. ствие этого информация с второго информационного входа коммутатора 4, передается на его...

Номер патента: 1672442

Опубликовано: 23.08.1991

Авторы: Лебедев, Оранский, Садуха

МПК: G06F 7/544

Метки: вектора, вычисления, модуля, трехмерного

...2), в Мне исполь зуются два младших разряда, а в М- соответственно три младших разряда.Элементы И представляют собой транзисторы, амиттеры которых объедин я ются выходными разрядными шинами, Аналогично 20 вертикальные шины объединяют базы транзисторов вертикальной группы элементов И.Диа гона л ьн ые шины матриц объединя ют коллекторы соответствующих (диагонально расположенных) элементов И и присоединяются к разрядным шинам входного операнда 20Коммутатор работает следующим образом.При подаче с дешифратора сигналав 1 отпираются по базовым цепям транзи сторы первого вертикального ряда элементов И, что обеспечивает появление на выходных разрядных шинах значений 2 о 2-17 о 2, 2 о 2 матриц М, Ми М-З соответст.2 -3венно, При появлении...

Номер патента: 1674112

Опубликовано: 30.08.1991

Авторы: Владимирский, Душеба, Евдокимов, Пивен, Чернышев

МПК: G06F 7/544

Метки: вычисления, полиномов

...блока 1 умножения, определяется сигналом с выхода (1) блока 5, под воздействием которого коммутатор 3 проводит информацию с первого или второго своих информационных входов.По первому информационному входу блока 1 умножения информация заносится с входа 7 аргумента устройства один раэ в подцикле - в начале первого такта каждого подцикла вычислений.Во время второго подтакта каждого такта работы устройства в сумматоре 2 производится суммирование операндов, занесенных в него по положительному фронту синхросигнала Т 2 с выхода (4) блока 5, Причем информация с первого входа сумматора 2 заносится в него в начале второго подтакта каждоготакта вычислений и определяется как результат работы блока 1 умножения на первом подтакте,Со второго входа...

Номер патента: 1674113

Опубликовано: 30.08.1991

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Труш

МПК: G06F 7/556

Метки: вычисления, функций

...для функций у у = )и (1 + х) справедливо соот 1 в у= йв хщ+ ;ги -(1 п +О, при а=0 10 1,прищ 1,Вычисление функции у = е" происходит при щ=1 иМ=О, функцииу=х", при а=а+ ( (щ - число отличное от О и 1) и 1 = 1, функции у=)и(1+х), при щ-Ои 1 =1, 15Формула изобретенияУстройство для вычисления функций у = е", у - х, содержащее первый коммутатор, о т л и ч а ю щ е е с я тем, что с целью расширения функциональных возможностей 2 за счет вычисления функции у = )и (1+ х), в него введены блок синхронизации, и - 1 (где и - разрядность аргумента) коммутаторов, (и -ф и)/2 блоков вычисления констант, (пф - и)/2 умножителей, (и - и)/2 25 сумматоров-вычитателей, и - 2 преобразователей кодов, (и -Зп + 2)/2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и комбинационный...

Номер патента: 1674163

Опубликовано: 30.08.1991

Авторы: Гуляев, Дорух

МПК: G06G 7/12

Метки: вычисления, функции

...определяемый равенством0- А+ В, (1)с выхода сумматора 1 поступает на вхФ усилителя 4.В промежутки времени, когда сигнал напрямом выходе триггера 13 соответствует "1", переключатели 5 и 6 под действием этоо сигнала находятся в положении, изображенном на Фиг,1, на первый вход сумматора 2 поступает сигнал А : первого входа устройства, а на третий - сигнал с выходаинвертора 8. На второй вход сумматора 2поступает сигнал 02 с его выхода.Сигнал Ог с выхода сумматора 2 посту 15 пает также на сигнальные входы блоков 10и 11 и через блок 9 на управляющий входусилителя 4. Сигнал 09 на выходе блока 9 иуправляющем входе усилителя 4 определится как10 09 =02 К 9,где К 9 - коэффициент передачи блока 9,Сигнал Оз на выходе усилителя 4 определяется...

Номер патента: 1679502

Опубликовано: 23.09.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, свертки

...работы устройства является то, что только с элементами г подаются нулевые управляющие разряды. Кроме того, если Ро Р 1, то на входы 31, 32, , ЗР 0 - Р 1 подаются нулевые значения вместе с нулевыми настроечными разрядами соответственно в моменты времени Ро, Ро+1, Ро+(Ро+ Р - 1). Если РОР 1, то нэ входы 31, 32, , ЗР - РО подаются нулевые значения с единичным настроечным разрядом в моменты времени Ро, Ро+ 1, , Ро+(Р 1- Ра), 8 данном случае Ро = 3, Р 1 = 2 (РоР 1), и на вход 31 подается на третьем такте (Ро = 3) нулевое значение, а на вход 41 - нулевой разряд.Рассмотрим формирование значения Уо, На нулевом такте на вход 2 з 1 подается элемент Хо, на вход Зз - элемент вь, а на вход 4 з - единичный разряд. При этом в вычислительном...

Номер патента: 1681302

Опубликовано: 30.09.1991

Авторы: Паулин, Полянский, Филоти

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...сигналов (фиг.2) включает шесть элементов И 28 - 33, три элемента 34 - 36 запрета и три элемента ИЛИ 37-39.Устройство работает следующим обраУ 2 = В 1 В 202;Уз = ВгйзОзУ 4 = йзй 4 В 502:У 5 = ВЗВ 4 йб 04,а на выходе элемента ИЛИ 26 - результирующая функцияУ = У 1+ У 2+ Уз+ У 4+ У 5.Реализуемые устройством симметрические булевы функции в зависимости от кодов настройки представлены в таблиценастроек.Пусть, например, требуется реализовать функцию У = Н(0,3):У = Н(0,3) = Н(0) + Н(3) = Х 1 Х 2 ХЗХ 4 +Х 1 Х 2 ХзХ 4+ Х 1 Х 2 ХзХ 4+ Х 1 Х 2 ХзХ 4+ Х 1 Х 2 ХЗХ 4.Для реализации такой функции на настр-ечные входы 10 - 14 необходимо податькод 01001, тогда на выходах 6 - 9 узла формирования управляющих сигналов будут сфоомированы сигналы:...

Номер патента: 1681309

Опубликовано: 30.09.1991

Автор: Малашонок

МПК: G06F 17/10, G06F 9/34

Метки: вычисления, линейной, свертки

...элементы последних щстолбцов каждой строки матрицы операндов Х,При достижении счетчиком 13 щ-го состояния на его выходе появляется сигнал логического нуля, который передается на выход схемы ИЛИ 17, устанавливает одновременно счетчики 13 и 14 в исходное состояние и обеспечивает через схему НЕ. 21 появление положительного фронта сигнала на тактовом входе счетчиков 15 и 16, что обеспечивает переход на следующую строку,Аналогично работает счетчик строк матрицы операндов Х, образованный счетчиками 15 и 16, Счетчик 16 имеет Р+1 счетных состояний и отсчитывает первые р строк матрицы операндов Хо, При достиженииР+1-го состояния сигнал на выходе счетчика 16 через схему И 22 обеспечивает появление сигнала обнуления на выходе 11, а также...

Номер патента: 1682975

Опубликовано: 07.10.1991

Авторы: Горбенко, Иванцов, Кошкин, Лапандин, Симецкий

МПК: G05B 19/18, G05B 19/404

Метки: вычисления, детали, корректирующих, погрешности, поправок, установки

...вычисления поправки, оказывает влияние максимальный размер детали, подлежащей обработке. Так, если величина радиуса равна или больше перемещений, выполняемых при обработке конкретной детали, та величина погрешности обработки, внесенной неточной установкой детали, госле корректировки не превышает одной дискреты. Если, например, перемещение в два раза больше, чем радиус Й,.то погрешность может составить две дискреты. Но эта дисрета будет в пределах 0,01 - 0,02 мм для сеточных станков и соответственно 0 ОО 10,002 мм для микронных станков, Наиболее худшим случаем является случай, когда деталь, соизмеримая с размерами стола станка, не имеет большой плоскости сторона Б ), которую мОжно использовать за базаву о. 20 25 30 3 40 50 55 Тогда...

Номер патента: 1683000

Опубликовано: 07.10.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...второй информационные входы устройства соединены соответственно с входами первого и второго слагаемых первого полусумматора, выход суммы которого 5 10 15 20 25 30 35 40 соединен с первым входом пятого элемента И, второй вход которого соединен с выходом переноса второго полусумматора, входы первого и второго слагаемых которого соединены соответственно с третьим и четвертым информационными входами устройства, выход суммы второго полусумматора соединен с первым входом шестого элемента И, второй вход которого соединен с выходом переноса первого полусумматора, о тл и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит третий и четвертый полусумматоры и три элемента "Сложение по модулю два", вьход первого из которых соединен с выходом...

Номер патента: 1683001

Опубликовано: 07.10.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...симметрическая булевая функция Г=Г(х 1, х 2 хз, х 4),определяемая вектором настройки 1(01, О 2,Оз О 4 О)Значения сигналов настройки О 1 Оь изначения соответствующих им симметрических булевых функций, реализуемых устройством, приведены в таблице,элемента И, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с первым настроечным входом устройства, второй настроечный вход которого соединен с первым входом пятого элемента И, третий настроечный вход устройства соединен с первым входом шестого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ - НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит шесть элементов И-НЕ и третий элемент ИЛИ - НЕ,...

Номер патента: 1683002

Опубликовано: 07.10.1991

Автор: Семеренко

МПК: G06F 7/00

Метки: булевых, вычисления, функций

...сигнала.В блок 1 памяти 0-покрытие (В-покрытие) записывается в два этапа, На первомэтапе при наличии единичного сигнала напервом входе 12 разрешения записи в первое операционное запоминающее устройство 21 записываются с информационныхвходов группы 4 через узел 3 коммутациикомпоненты бо (гв): о=1.,яо:)в 1 щв) О-покрытия (В-покрытия), " е,первая половина О-покрытия (В-покрытия).На втором этапе записи, при наличии сигнала разрешения записи на втором входе 13разрешения записи, во второе операционное запоминающее устройство зап ыва ются компоненты бо (гв), о=1,".,гпо, )в=1вв) О-покрытия (В-покрытия) т. е. вторая половина О-покрытия(В-покрытия),В блоке 1 памяти используется принцип магазинной адресации адреса, по которым и...

Номер патента: 1683032

Опубликовано: 07.10.1991

Авторы: Валов, Лынов

МПК: G06F 17/10, G06F 17/17

Метки: вычисления, рекуррентных, соотношений

...91+1,К+ +М 1+3; через коммутатор 17.К,К 1+М 1+3 второй вход умножителя 15 к.К 1+М 1+3 с выходом регистра 9 КК 1+М 1+2.Вычисляемые значения у(е 1, аг) поступают с выхода 3,1 устройства, который соединен с выходом регистра 9(1.К 1+М 1+3).В исходном состоянии регистры 9 Ц и 10 Ц обнулены, а в регистрах 11 Ц и 12 Ц записаны соответствующие коэффициенты а(щ 1, п 12), Ь(п 11, п 12), После запуска устройства (1 =,О,= 1, 2,) на информационные входы 7.1 7.К 1 устройства поступают элементы х (гп 1, п 12) соответствующих строк матрицы входных отсчетов, на информационные входы 7,К 1+1.7.К 1+М 1+1 устройства поступают начальные значения у(а 1, вг) соответствующих строк матрицы выходных отсчетов. Причем поступление строк элементов х(в 1, вг) и у(п...

Номер патента: 1683033

Опубликовано: 07.10.1991

Авторы: Гричук, Царев, Чебан, Шенешеуцкий

МПК: G06F 17/16

Метки: векторов, вычисления, произведения, скалярного

...разряды операндов вектора У у 11, у 21 уи 11 находятся в первых триггерах соответствующих сдвиговых регистров 14 группы, логические произведения младших разрядов соответствующих операндов векторов х 11 У 11, х 21 у 21 , хи 11 уи 11 находятся на первых информационных входах сумматоров 16 группы, с выходов которь.х они поступают на группу информационных входов блока 17 сумматоров, на выходе18 уд ( =1092 И) которого появляется младший разряд скалярного произведения векторов.Аналогично устройство работает п 1 тактов. С(п 1+ 1)-го по 2 п 1-й такты на входы 11, 12 1., 51, 52 5. поступают логические "О", а с выхода 18 у = 1 од 2 к) при этом считывают значен я п 1 старших разрядов скалярного произведения векторов.При перемножении двух векторов в...

Номер патента: 1684791

Опубликовано: 15.10.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...сигналов настройки О 1,О и соответствующие им реализуемые ус 4 рой. ством симметрические булевые функции приведены в таблице настроек.Дополнительным положительным эффектом является повышение быстродействия устройства,1684791 третий вход первого элемента ИЛИ-НЕ соедине с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьим входом первого элемента И, вторым входом второ го элемента И и первым входом (+1)-гоэлемента ИЛИ-НЕ, второй вход которого соединен с (1+3)-м настроечным входом устройства, выход(+1)-го элемента ИЛИ-НЕ соединен с (1+2)-м входом элемента ИЛИ, 10 пятый вход котороо соединен с выходомпервого элемента ИЛИ-НЕ, четвертый вход которого соединен с выходом третьего элемента И, входом второго элемента НЕ и первым входом...

Номер патента: 1684792

Опубликовано: 15.10.1991

Авторы: Астановский, Поддубный

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...СЛОЖЕНИЕ ПО МОДУЛЮ 2 23 подается сигнал 74+ М"(Ь,Хл),где М 1 фь,Б) =- Х 1 ХгХЗХл.Сигнал 75, подаваемый на настроечный вход 9, иноертирует конечный результат, снимаемый с выхода элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 23 в том случае, если суммарное число сигналов "логическая 1", поступающее на входы настройки устройства, нечетно. Остальные симметрические логические функции четырех переменных (т,е, еще 28) получаются при различных комбинациях фундаментальных симметрических булевых функций у 1-у 5 объ-, еди н е н н ых дизъю н кцией.Б таблице настроек приведены все симметрические функции четырех переменных, ("+" означает, что данная базовая функция входит о диэъюнкцию, которая и образует реализуемую симметрическую булеоу функцию).Формул а...

Номер патента: 1686433

Опубликовано: 23.10.1991

Авторы: Ищеряков, Ластовецкий, Николайчук

МПК: G06F 17/15

Метки: вычисления, корреляционной, многоканальное, модульной, функции

...тактовые входы счетчика 7 и регистров сдвига 2 г импульсов с выхода генератора 11 в устройстве реализуется получение по одному отсчету хь у входных сигналов х(с) и у(1), а также фиксация в блоке 5)-го канала одного значениях-у.После заполнения счетчика 7 2 импульсами на его выходе переполнения формируется короткий импульс. переводящий триггер 15 в единичное состояние, что соответствует окончанию интервала записи в данном цикле работы устройства и переводу вычислителя в режим считывания. Изменение потенциалов на выходах триггера 15. открывает элемент 12, эа счет чего тактовые импульсы проходят на вход щхг-разрядного делителя 14 частоты, ги= о 92 и. Подключение входа адресного счетчика 6 к выходу старшего разряда счетчика 7 обеспечивает...

Номер патента: 1686437

Опубликовано: 23.10.1991

Автор: Шимбирев

МПК: G06F 7/544

Метки: вычисления, конвейерное, произведений, сумм

...п 1, рав 50 ное и/2.Устройство работает следующим образом,По сигналу "Пуск (см, фиг. 4 а) на шине8 блока управления устройства сигнал с вы 55 хода триггера 26 (см, фиг, 4 б) разрешаетпрохождение импульсов (см. фиг. 4 в) генератора 24 через элемент 25 равнозначностина счетчик 27, С помощью ПЗУ 28 код свыхода счетчика преобразуется в последо 1686437ц 1= чо = 1/4,на третьем выходе (регистр 21)ч 1 = ч 1- 1/2 =: 1/8.Затем процесс осуществляется аналогично на вычислительных блоках 1.2,., 1,е.На втором блокеч 2 = макс 1/4, 1/8, -1 /4, -1/81:= 1/4ц 2 = макс(мин(1/4, 1/8); мин(-1/4, -1/8)1=-1/8ц 2 = ц 21/4+ ц 1 = 1/32 + 1/8 = г 1 = х 1 у 1 (произведение правильное).Значение переменной ц 1 поступает с выхода мультиплексора 16 на.вход регистра...

Номер патента: 1686460

Опубликовано: 23.10.1991

Авторы: Бондарь, Дуброва, Шмерко, Янушкевич

МПК: G06F 17/17

Метки: вычисления, импликант

...на первый выход блока Зз и далее на вход режима блока 2 управления. Свыхода элемента И 15 элемент б о вектора15 импликант О(з) передается на четвертый выход блока 2 управления, т.е, на информационный выход устройства.элемент г ) Х(о) Хмомент времени 11 поступает с выхода эле 20 мента И 16 на второй информационный входкоммутатора 18 и с его первого выхода передается на соответствующий выход блокаЗз. Далее элемент с 1 поступает на информационный входблока 4 з буферной памяти25 т 1 - 1 ои в момент времени т + 2 записывается в регистр 261 блока 4 з(в момент времени 11 выполняется сдвиг его содержимоговправо),30 На тактах с третьего по восьмой моменты времени 12 - 1 з, , 17 - 1 в устройство работает следующим образом.Элементы Х( ,...

Номер патента: 1686685

Опубликовано: 23.10.1991

Автор: Панкратов

МПК: H02P 5/402

Метки: асинхронной, вектора, вычисления, главного, короткозамкнутым, потокосцепления, ротором

...главного потокосцег:ления, его выходной код равен нулю и на выходах преобразователя 26 поддерживаются кодылсоз р,и зи о, соответствующие созр= 1 50 и зи ур О, Преобразователи 8 и 9 координат блока 1 вычисления оценки вектора производной главного потокосцепления в соответствии со значениями фаэных значений напряжения и тока, подаваемыми на их входы, вырабатывают сигналы проекций векторов напряжения и тока статора на оси а, ф которые подаются на соответствующие входы первой и второй следящих систем 10 и 11 того же блока, На выходах следящих системформируются кусочно-постоянные сигналы, средние значения которых равны оценкам проекций вектора производной главного потокосцепления машины на оси а, Рсоответственно, которые выделяются с...

Номер патента: 1688259

Опубликовано: 30.10.1991

Авторы: Весельская, Каневский, Клименко, Корчев

МПК: G06F 17/15, G06F 17/17, G06F 17/18 ...

Метки: вычисления, свертки

...группы, выход которого соединен с первым входом 1-го сумма- тора второй группы, выход которого соединен с информационным входом 3-го 1 О регистра суммы, выход 1-го регистра суммы соединен с вторым входом (1-1)- го сумматора второй группы, выход первого регистра суммы является выходом устройства, второй вход И/2-го 15 сумматора второй группы соединен с шиной нулевого потенциала, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления автокорреля ции, в него введены И/2 инверторов, группа из И/2 триггеров, М/2 элементов И, М регистров операндов, М/2 триггеров режима, две группы регистров, М четырехвходовых мультиплексо ров, два двухвходовых мультиплексора и синхронизатор, первый и второй входы...

Номер патента: 1689942

Опубликовано: 07.11.1991

Авторы: Полищук, Шубина

МПК: G06F 7/00

Метки: булевых, вычисления, дифференциалов

...уровня, при этом в суммирующемсчетчика 7 подсчитывается "вес" булевой разности,Режим 2, Вычисление булевого диАференциала (разности) по -й переменной, ориентированного на увеличение(К 1 х;).Булевым дифАеренциалом ориентированным на увеличение, называется .булева Аункция, равная единице толькона тех наборах переменных, на которых,заданная булева Аункция изменяетсяпри изменении -й переменной в этихнаборах из нуля в единицу.После занесения исходных данныхдля этого режима и подачи единичногосигнала с входа 2 запуска устройстваосуществляются действия, аналогичныедля режима 1. Особенностью являетсято, что в данном случае элемент И 19постоянно закрыт сигналом нулевогоуровня (с первого выхода дешиАратора4), а задержанный на элементе 28 задержки...

Номер патента: 1689943

Опубликовано: 07.11.1991

Авторы: Авгуль, Егоров, Супрун

МПК: G06F 7/00

Метки: булевый, вычисления, симметрических, функций

...Яисоответствующие ему реализуемые сим Ометрические булевые функции приведеныв таблице настроек.Сложность устройства по числу входов логических элементов равна 22,а суммарная задержка Т=4, гдезадержка на вентиль. Устройство для вычисления симмет Орических булевых функций, содержащее,четыре элемента И и три элементаСЛОЖЕНИЕ Е) МОДУЛЮ ДВА, выход первого,из которых соединен с первым входомпервого элемента И, первый и второй Сигналы настройки на входе Реализуемая функция Р на выходе 17 О, 0 П Б13 14 15 16 О О О 1 1 О О х 1 хцх З х 1 х фУ х к ЗЧ х х,кхе Ч ххх х,ххэЧ ххх х ххэ Ч ххех О хМ хххЧ х 4 ххЧч х хх О О О 1 х х Формула изобретения входы второго элемента И соединенысоответственно с первым и вторым информационными входами...

Номер патента: 1689969

Опубликовано: 07.11.1991

Авторы: Ищеряков, Николайчук, Чердынцев

МПК: G06F 17/15

Метки: взаимокорреляции, вычисления, инвертированной, многоканальное, модульной, функции

...пороговых вылодов счетчиков 9 в регистр 11, а также на единицу кода в реверсивном счетчике 4.Таким образом, после й тактов обработки на выходах регистра 11 формируется двоичный 1 ч-разрядный позиционный код фазы принятого шумоподобного сигнала, а на параллельных выходах счетчиков 9 блока 6 фиксируются коды инвертированной модульной функции 0.В дальнейшем устройство работает аналогично.При постоянной дисперсии помех в канале связи на интервале М тактов пороговый уровень превышается только в одном из й каналов. При этом в счетчик 9 в начале всех последующих интервалов вычислений записывается код порогового значения, занесенный предварительно в реверсивный счетчик 4 по входу 5. Это происходит вследствие уравновешенности импульсных...

Номер патента: 1693599

Опубликовано: 23.11.1991

Авторы: Волощук, Дрозд, Лацин, Полин, Шипита

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...а два.младших разряда принимают значение "Лог, 0", Поэтому, начиная с 33-го такта (в общем случае - с такта 2" +1), в первый 30 и второй 11и+1регистры будет по очереди заноситься код с модуля с выхода буферного регистра 14, сдвинутый на два разряда в сторону старших разрядов.В 33-м такте первый триггер 9 переходит в нулевое состояние, и начинается второй этап цикла самоконтроля, на которомпятый 12, шестой 13 и первый 22 коммутаторы, первый 16, второй 17 и третий 18 сумматоры и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20 функционируют, как в режиме "Работа",В цикле самоконтроля в качестве большей составляющей выступает максимальное число (2"-1), а в качестве меньшей составляющей - код, получаемый на выходах вычитающего счетчика,Таким образом,...

Номер патента: 1693602

Опубликовано: 23.11.1991

Авторы: Ганушкин, Кучеренко, Никитин

МПК: G06F 7/50

Метки: вычисления, двух, модуля, разности, чисел

...";На ста,"вшие адресные РхОДЫ Олока 12 Определяет, что старшие 5-1 разряды числа на в:",ОД 8 31 больше сарших Г разрЯДОВ числа на входе 4;, то в блоке 12 выполняется вычитание из Г разрядов числа на входе 32 -2 ОазрЯдсв числа на входе 42. Если старшие Г; разрядов числа на входе 31 меньа 8 стар- )5 их Е 1 р;зрЯдов .числа на входа 4 т то в блоке 12 выполняетсЯ вычитание из г 2 разрядов числа на ьходе 42 "2 разряДОВ числа на Входе 32.сли старшие 1 разрЯДОВ числа на входе 31 равны старшим )-1 разрядам числа на входе 41, то в блоке 12 вцполняетсявычитание по модулю между Е 2 разрядамичисел, содержащихся на входах 32 и 42. Навыходах блока 12 формируется результатвычитания по модулю для Е 2 разрядов чисел, разряд заема вычитания в случае,...