Патенты с меткой «вычисления»

Номер патента: 1732342

Опубликовано: 07.05.1992

Авторы: Боровицкий, Лунькин, Марковский, Меликов, Полянский

МПК: G06F 7/548

Метки: вычисления, функций

...входы мультиплексора 4, со смещением на о разрядов в сторону младших разрядов мультиплексора 2, значение уо второго выхода блока 17 постоянной памяти поступает на вторые информационные входы мультиплексора 5 и со смещением на о разрядов в сторону младших разрядов мул ьтиплексора 3.Изменение формата операндов проводится с целью обеспечения допустимой погрешности вычислений, возникающей за счет усечения чисел, сдвигаемых при вычислениях за пределы разрядной сетки. Кроме того, использование дополнительных разрядов позволяет реализовать перевод отрицательного числа в дополнительный код путем инвертирования числовых разрядов числа без подсуммирования единицы в младший разряд сформированного кода, На второй вход мультиплексора 1...

Номер патента: 1732353

Опубликовано: 07.05.1992

Авторы: Василевич, Гунько, Коляда

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...5, второму 6 и третьему 7 установочным входам устройства. Запись в регистр 11 осуществляется при поступлении единичного сигнала на установочный вход 5 устройства, Запись в регистр 19 осуществляется ежетактно. Единичные сигналы на установочных входах 6 и 7 обнуляют содержимое соответственно регистров 11 и 19;Блок 11 поотояннои памяти обладает емкостью 2 оц 2 К+ тя+ 1) х 2 ц 1 о 9 Л + 1) .)В его память по адресу 1 ч + 2 тя + 1)з) записывается двухкомпонентный набор ве- личин уу у)-я из которых поступает на-й выход 0=1,2 ц) блока 16. Здесь у - номер нуля множества (качо, чч 1, , вЛ - 1), т,е. константы ччу =О, На (2 ц+1)-й выход блока 16 поступает из ячейки с вышеуказанным адресом величина (1 - 2 йг-Б - ч), которая обеспечивает для...

Номер патента: 1734091

Опубликовано: 15.05.1992

Авторы: Башаръяр, Петров, Сафьянников, Угрюмов

МПК: G06F 7/548

Метки: вычисления, тангенса

...сигналу с выхода элемента НЕ 13, эта последовательность импульсов с выхода преобразователя 3 поступа ет через элемент И 15 на вычитающийвход счетчика 6.Далее процесс повторяется аналогичным образом, и при достижении равенства числа импульсов за период следования 25 ШИМ-сигнала, поступающих на суммирующий и вычитающий входы для обоих счетчиков, устройство переходит в режим динамического равновесия, при котором выходные коды счетчиков соответствуют 30 требуемым результатам.Все элементы предлагаемого устройства являются хорошо известными, Если, например, представить реализацию устройства на системе элементов ТТЛ, то 35 можно выбрать следующие микросхемы:преобразователи 1 - 3 код-частота могут быть выполнены, например, на основе микросхемы К...

Номер патента: 1734212

Опубликовано: 15.05.1992

Авторы: Оленев, Червяков

МПК: H03M 7/18

Метки: вычисления, модулю, остатка

...К-разрядное число Х может быть разделено на групп по и разрядов, где и равно степени Рк = 2 + 1, тогда число Х по модулю может быть представлено Хг = ао+а+аз+ . +а г, (1) где ао, а 1, а 2,.,а - группы по п разрядов; ао - и младших разрядов числа Х и т,д. Кодопреобразователь преобразует иразрядов таким образом, чтобы на выходеего была реализована функция дополнениячисла до нужного модуля, т.е.: где= 2, 4, 6, 8,.,г 1, аней - и разрядов числа Х.Таким образом, выражения (1) и (2) позволяют реализовать на сумматоре по модулю с использованием регистра для хранения результата предыдущего действия устройство для получения остатка по модулю,На чертеже приведена схема устройства для вычисления остатка по модулю 2 пУстройство содержит входной...

Номер патента: 1735845

Опубликовано: 23.05.1992

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Труш

МПК: G06F 7/548

Метки: вычисления, гиперболических, функций

...вход первого блока частичной суммы третьейгруппы подана константа 0.0101, навход частичной суммы поступает кодс выхода второго коммутатора, навход разрядной дискреты поступаетвторой разряд выходной кодовой комбинации, равный 1, на управляющий.вход - первый разряд входной кодовой,комбинации, равный 1. На выходеданного блока частичной суммы вырабатывается результат, равный 0.1111.На информационный вход второго блока частичной суммы третьей группыподана константа 0.1000. На вход частичной суммы поступает результат стретьего коммутатора, на управляющийвход и вход разрядной дискреты - второй разряд входной кодовой,комбинации. На выходе блока образуетсярезультат, равный 0.1000,С выхода первого блока частичнойсуммы первой группы...

Номер патента: 1737444

Опубликовано: 30.05.1992

Автор: Козлов

МПК: G06F 7/544, G06G 7/20

Метки: аналогового, аргумента, вычисления, полиномиальной, функции

...для (1и - 1);1К =, где Сп - сочетание из и элементов поСп, которое определяется по формуле: С и П п - 1. п - +Я При подаче сигнала на вход 2 1 запуска устройства значение степени и полиномиальной функции заносится в обратном коде с выхода регистра степени 16 через группу 15 элементов И, в счетчик 14 и запускается генератор 13 импульсов, сигналы с выхода которого поступают на управляющие входы блоков первого 17 и второго 18 памяти и производят считывание попарно коэффици.ентов Ь и а (Ол), которые поступают на входы блока 19 умножения на выходе которого формируются последовательно коды произведений Ь аь которые являются начальными значениями у(0) для заданной функции у, Эти значения у(О) поступают на вход коммутатора 20, где они под...

Номер патента: 1742811

Опубликовано: 23.06.1992

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...третьейгруппы 31. 32 и Зз, и= 2 элемента 2 - 2 И - 102 ИЛИ четвертой группы 41 и 42, один элемент 2-2 ИИЛИ пятой группы 5, и = 5элементов НЕ 6165, и = 5 информационных входов 71, .75, и+1 = 6 настроечныхвходов 81, , 85 и выход 9, 15Устройство для вычисления с.б,ф, работает следующим образом,На информационные входы устройстваПОДаЮтСЯ ДВОИЧНЫЕ ПЕРЕМЕННЫЕ Х 1, , Хл,на настроечные входы - компоненты двоичного вектора и (Е) = (иа, и 1 ип), определяющего вид реализуемой устройством с,б,ф.и переменных Е в соответствии со следующим выражением:и 25Г=М иРС:огде Еп - элементарная с.б.ф. от и переменных с рабочим числам т (1 = О, 1, , и).На выходе устройства формируется знаценив с,б,ф. Е на данном наборе значенийпеременных х 1, х 2, , хп, Для...

Номер патента: 1742829

Опубликовано: 23.06.1992

Авторы: Кизима, Мороз, Шиенок

МПК: G06F 15/31

Метки: вычисления, значений, многомерного, полинома

...полинома, определяемое по формуле (1),Величина 0 зависит от текущих значений Х и У. Значение У(фиг.З) соответствует точке математического преобразования Хп, использованной для получения системы уравнений (2). В системах контроля при организации процесса контроля по обобщенному показателю по измеренным значениям аргументов Х определяется величина показателя У для сравнения с заданной нормой (требуемым значением) Утр. По результатам сравнения делается вывод о готовности изделия, описываемого полиномом (1), в соответствии с решающим правилом видаТаким образом, узел 7 памяти представляет собой память на (Км+1) регистре, узел 23 памяти аргументов - память на двух регистрах, узел 6 памяти - двухадресную память, содержащую (Км+1) строку...

Номер патента: 1748149

Опубликовано: 15.07.1992

Авторы: Авгуль, Лазаревич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...следующим образом:О = (01,02,03,04,05,06) = (ПЗ,П 2,П 5,ПО,П 1,П 4).П р и м е р, Найти сигналы настройки устройства на реализацию с,б.ф.Г = Х 1 Х 2 ХЗХ 4 Х 5 1/Х 1 Х 2 ХЗХ 4 Х 5.. Очевидно, что п(Г) =(1,0,0,0,0,1). В таком случае имеем 0 = (0,0,0,0,1,0).Следовательно, сигналы логического нуля должны быть поданы на настроечные входы 19, 20, 21, 22 и 24, а сигнал логической единицы - на настроечный вход 23.Достоинством устройства для вычисления с.б,ф, являются более широкие функциональные возможности, Так, устройство при простой настройке реализует 64 с,б,ф. пяти переменных, в то время как прототип реализует только 32 с,б.ф, четырех переменных. Формула изобретения Устройство для вычисления симметрических булевых функций,...

Номер патента: 1748150

Опубликовано: 15.07.1992

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...вход которого соединен свыходом (21+3-2)-го элемента ИЛИ г-й линейки элементов ИЛИ,45На чертеже представлена функциональная схема устройства для вычисления с.б.ф,при и=2 г+1=5,Устройство содержит и=5 элементов НЕ 501415, два элемента И первой группы 21 и22, два элемента И второй группы 31 и 32, дваэлемента И третьей группы 41 и 42, два элемента И четвертой группы 51 и 52, два элемента И первой линейки элементов И 61 и 5562, шесть элементов и второй линейки элементов И 71,.,75, четыре элемента И третьейлинейки элементов И 81.84, четыре элемента ИЛИ первой линейки элементов ИЛИ9 94, восемь элементов ИЛИ второй линейки элементов ИЛИ 10110 в, и=5 входов 111,115, и+1=6 выходов 121125,Устройства для вычисления с,б.ф, работает следующим...

Номер патента: 1748158

Опубликовано: 15.07.1992

Авторы: Костелов, Парасочкин, Ткаченко

МПК: G06F 15/353

Метки: вычисления, интерполирующего, коэффициентов, полинома

...вторыми инверсными асинхронными Я-входами триггеров 53 и 54, К-входы которых соединены соответственно с первым и вторым выходами преобразователя 50, третий и четвертый выходы которого соединены с 3- и К-входами триггера 52, одноименные входы триггера 51 соединены с пя гым и ше1748158 10 стым выходами преобразователя 50, седьмой выход которого является первым выхо- дом блока 12, второй вход которого является входом строба триггеров 51-54 и соединен с первым входом логического ключа 56, вы ход которого является пятым выходом блока 12 и соединен с первым входом логического ключа 55, выход которого является третьим-1+П (К+))+ 0 при) =1, и - 1; при) = и выходом блока 12, четвертым выходом кото рого является выход триггера 52, которы...

Номер патента: 1751750

Опубликовано: 30.07.1992

Авторы: Кубышкин, Янченко

МПК: G06F 7/548

Метки: арктангенса, вычисления, отношения, функции

...с входами старших и младших разрядов блока вычисления функции арктангенса, выход которого соединен с входом первого операнда сумматора-вы читателя, вход выбора режима и вход. второго операнда которого соединены соответственно с первым вторым выходами блока коэффициентов, первый, второй и третий адресные входы которого соединены соответственно с выходом блока сравнения, входом знака первого аргумента устройства и входом знака второго аргумента устройства, управляющие входы первого и второго коммутаторов соединены с выходом блока10 15 20 25 30 35 40 45 50 55 сравнения, выход сумматора-вычитателя является выходом устройства,Предлагаемое устройство отличается тем, что для нахождения значения функции агстц Е используется блок...

Номер патента: 1751751

Опубликовано: 30.07.1992

Авторы: Боровицкий, Лунькин, Марковский, Меликов, Шек-Иовсепянц

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы

...модулю два. Узел 14 на своих первом,втором, третьем, пятом, шестом и седьмомвыходах формирует признак "Конец операции", сигналы "Занесение 1", "Занесение2", "Инверсия 1", "Инверсия 2" и "Инверсия3", которые поступают на первый 12, второй25, третий 26, четвертый 27, пятый 28 и шестой 29 выходы блока соответственно.На четвертом выходе узла 14 формируется признак "Комер этапа", Напервом этапе вычислений единичное значениепризнака "Номер этапа" разрешает прохождение информации через вентильную схему19, а также с второго информационного входа мультиплексора 16 на его выход.Первый и второй узлы 15 формируют насвоих выходах унитарные коды 12 и ь, содержащие единицу в разрядах )2 и )2 соответственно и нули в остальных разрядахсогласно выражениям...

Номер патента: 1751777

Опубликовано: 30.07.1992

Автор: Козлов

МПК: G06F 15/32

Метки: вычисления, корней

...с выхода сумматора 2 функции на вход шифратора 3, Знак приращения корня формируется с помощью формирователя 4 в зависимости от состояния триггера 5 и в соответствии со знаком кода в сумматоре 1 функции, Код приращения корня фиксируется в регистре 7 приращения корня во втором такте.В третьем такте блок 1 приращения функции начинает вычислять приращение функции для нового значения корня, Количество затрачиваемых для этого тактов зависит от вида заданной функции, После окончания этого процесса с выхода готовности блока 1 приращения функции поступает сигнал на вход разрешения блока 11 управления, который выдает разрешающий сигнал на управляющий вход сумматора 2 функции, где вычисляется новое значение функции, и разрешающий сигнал на вход...

Номер патента: 1751778

Опубликовано: 30.07.1992

Авторы: Косьянчук, Лиходед, Соболевский, Чернега, Якуш

МПК: G06F 15/332

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...са+ хна, которое подается на третий информационныйвход 15 оперативного блока 10 з, На третьемтакте на вход 13 операционного блока 10 зподается элемент вз . В операционном21751778 8 15 20 25 30 35 40 50 55 блоке 10 з формируется значение У(2,0,0)- У(2,0,-1) вз. + Ьог, которое подается на вход 14 операционного блока 10 г. На четвертом такте в операционном блоке 10 гг формируется значение У(2,0,1) = У(2,0,0) вз Ьо 1, которое подается на вход 14 операционного блока 101. На пятом такте в операционном блоке 10 формируется значение УгоУ(2,0,2) - -У(2,0, 1) озг+ Ьоо,Аналогичным образом формируются остальные элементы Уц, Время вычисления двумерного ДПФ предлагаемым устройством составляетт+ Р + О - 2 тактов, а при=т=Р-О-М равной +2 И - 2гтактов....

Номер патента: 1751805

Опубликовано: 30.07.1992

Авторы: Авгуль, Изотов, Решетников, Терешко

МПК: G06F 3/153, G09G 1/08

Метки: вычисления, координат, объектов, отображаемых

...управляЮщий вход 58 единичного сигнала (сигнала о переводе устройства в режим слежения) триггер 21 устанавливается вединичное состояние; Единичным сигналом с прямого айхдда триггера 21 разрешается выполнение блоком 18 операции сравнения эталонныМ атрибутов В, объекта точки) слежения с атрибутами объектов Вь поступающих на информационный вход 56 устройства, Такими атрибутами могут быть либо номера объектов, либо их координаты, либо и то и другое. При В,т = В устройство продолжает осуществлять преобразование текущих координат Гв соответствии с параметрами, задаваемыми результирующей матрицы преобразования Яр. В то же время нулевым сигналом с инверсного выхода триггера 21 осуществляется блокировка изменения информации о р, р поступающей на...

Номер патента: 1751857

Опубликовано: 30.07.1992

Авторы: Оленев, Сагдеев, Червяков

МПК: H03M 7/18

Метки: вычисления, двоичного, модулю, остатка, числа

...определяется кодом номера константы. 55Сумматоры 5 и 6 по модулю реализуются табличным способом, например, с по-.мощью ППЗУ емкостью 2 " слов Хпразрядов каждый,Разрядность регистра 8 и коммутатора 7 равна и. Запись в регистр 8 осуществляется подачей тактового импульса на его вход записи. При подаче нулевого потенциала на управляющий вход 12 устройства коммутатор 7 подключает выход блока 2 свертки к входу сумматора 6 по модулю, а в случае подачи единичного потенциала к входу сумматора 6 по модулю подключается выход регистра 8,Счетчик 9 имеет 5-разрядов и осуществляет тактовые импульсы, номер которых является номером константы, на которую происходит умножение в блоках 3 и 4 умножения;Выход с 0-го по (в)-й разряда входного регистра 1...

Номер патента: 1751858

Опубликовано: 30.07.1992

Авторы: Оленев, Червяков

МПК: H03M 7/18

Метки: вычисления, двоичного, модулю, остатка, числа

...удобному для нахождения остатка х от числа Х по модулю Рх= Хр=акр+а 1р х30 х 2 р+аОр 2)Пусть выбранный модуль Р имеет раз-.рядность и, Разобъем двоичное представление числа Х на группы по п двоичных 35 разрядов, причем щп. С учетом разбиенияпреобразует выражение (2) к видух=А 1 р 2р+)А 1 рр, (3)40 . А = а 2 + .+ аь-+ 2+ аа-,П 3-1где =)К/гп,=, 1Обозначим В = Ариф= 2"+р, приведя (3) к виду:45х = . В 3 р+ Вь 1 р ф р++ В 1 р (4)При этом,д является константой, вычисленной заранее,50 Таким образом, выражение(4) позволяет реализовать получение остатка от исходного числа по модулю Р,На чертеже приведена функциональнаясхема устройства для вычисления остатка55 по модулю от двоичного числа,Устройство для вычисления остатка помодулю содержит...

Номер патента: 1751860

Опубликовано: 30.07.1992

Авторы: Гвоздев, Какурина, Максимов, Типикин

МПК: H03M 13/00, H03M 13/02

Метки: вычисления, кода, рида-соломона, синдромов

...два В то же время известная схема аппаратного контроля не может охватить контролем указанные блоки 8,9 сложения, Для охвата оперативным контролем блоков 8 и 9 сложения введен дополнительный блок 10 сложения и блок 13 свертки по модулю два,1751860 Принцип аппаратного контроля устройства для вычисления синдромов основан нэ методе предсказания следующего состояния содержимых регистров 1,1-1.(2 Ц по четности, зная алгебраические правила 5 функционирования схемы Горнера для вычисления значений многочленов в корнях порождающего многочлена РС-кода. В. третьем этапе декодирования содержимое регистров 1,1, 1.2, , 1.(2 -1), 1,(2) в 1-ом 10 такте обозначим соответственно В 1), В 2 ),0)- ВЫ, В)гОпределим содержимое регистров 1,1, 1,2, , 1.(2 Е),...

Номер патента: 1753472

Опубликовано: 07.08.1992

Авторы: Дрозд, Полин, Сотова

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...второго 5 и третьего 6 сумматоров и входу установки пятого триггера 13, тактовый вход устройства соединен со счетным входом счетчика 3, синхровходами первого 1 и второго 2 регистров, третьего 11, четвертого 12 и пятого 13 триггеров, второго 5 и третьего 6 сумматоров, информационные входы первого 1 и второго 2 регистров являются входами первого и второго операндов устройства и подключены к информационным входам первого 9 и второго 10 триггеров соответственно, выходы которых соединены соответственно с первыми входами первого 16 и четвертого 19 элементов И соответственно, вторые инверсные входы которых объединены между собой и первым входом элемента И-НЕ.15, а также первыми синхровходами второго 5 и третьего 6 сумматоров и подключены к...

Номер патента: 1756904

Опубликовано: 23.08.1992

Авторы: Бороденко, Казарцев, Кравцов, Подчуфаров

МПК: G06F 15/46

Метки: вычисления, запасного, оборудования, системы, технической, уровня

...готовности технической системы Кг 1. ЗИП - Кг 2, технической системы - ЗИП - Кг от уровня комплектования ЗИП - ЬСзип.Устройство содержит генератор 1 пря 5 10 моугольных импульсов, счетчик 2, дешифратор 3, первый 4 и второй 5 генераторы линейно-изменяющегося напряжения, вход 6 задания времени восстановления, вход 7 задания времени безотказной работы, пер вый 8 и второй 9 коммутаторы, сумматоры 101-10 п, 111-11 п, первой и второй групп, блоки 121 - 12 и 131 - .13 п деления первой и второй групп, блоки 141-14 п умножения,20 группу блоков 151 - 15 п сравнения, элементы НЕ 161-16 п, группу ключей 171 - 17 элементИЛИ -НЕ 18, индикатор 19, элемент ИЛИ 20,ключи 21 и 22,Выход генератора 1 прямоугольных импульсов соединен со счетным входом счет...

Номер патента: 1765818

Опубликовано: 30.09.1992

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...булевых функций работает следующим образом,На информационные входы 1013 поступают двоичные переменные хх 4 соответственно, на настроечные входы 1418 -сигналы настройки цц 5 соответственно,значения которых принадлежат множеству(0,1), На выходе 19 реализуется некотораясимметрическая булева функция четырехпеременных Г = Р(х 1,х 2,хз,х 4), определяемая вектором ц = (ц 1,ц 2,цз,ц 4,ц 5).Значение сигналов настройки ц 1,ц 5 исоответствующие им реализуемые устройством симметрические булевы функции приведены в таблице настроек. Формула изобретения Устройство для вычисления симметрических булевых функций, содержащее дваэлемента СЛОЖЕНИЕ ПО МОДУЛЮ 2, мажоритарный элемент с пооогоь, два и три элемента И, причем 1-й (1=1,4) информационный вход...

Номер патента: 1765819

Опубликовано: 30.09.1992

Авторы: Авгуль, Егоров, Супрун, Торбунов

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...элемента И и первым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом седьмого элемента И, первый вход которого 40 соединен с четвертым настроечным входом устройства, вторым входом второго элемента И и первым входом пятого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом восьмого элемента И, первый вход которого соединен с пятым настроечным входом устройства и первым входом девятого элемента И, выход которого соединен с третьим входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с первыми входами шестого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и десятого элемента И, выход которого соединен с первым входом третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй...

Номер патента: 1765820

Опубликовано: 30.09.1992

Авторы: Авгуль, Егоров, Костеневич, Торбунов

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...переменных, оно содержит с седьмого по двенадцатый элементы И, с четвертого по шестой элементы СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и сумматор, причем первый информационный вход устройства соединен с первыми входами седьмого и восьмого элементов И, выходы которых соединены соответственно с первыми входами четвертого и пятого элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, вторые входы которых соединены соответ ственно с четвертым и пятым настроечными входами устройства, второй, третий и четвертый информационные входы которого соединены с входами сумматора, выход суммы которого соединен с вторым 10 входом второго и первыми входами шестого, девятого и десятого элементов И, выход переноса сумматора соединен с вторыми входами пятого, шестого и десятого и первым...

Номер патента: 1765821

Опубликовано: 30.09.1992

Авторы: Авгуль, Костеневич, Супрун, Терешко

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...контролепригодность и широкие фун 50 кциональные возможности, По сравнению сустройством-прототипом предлагаемое устройство реализует в два раза большее количество симметрических булевых функций(устройство реализует 32 симметрические55 булевы функции четырех переменный, апрототип - 16 симметрических булевых функций трех переменных).Формула изобретенияУстройство для вычисления симметрических булевых функций, содержащее элед д е оичный номер (таблица тинности) реализуемой выходе 35 симметричесй булевой функции равляющие входа ход Настроечные входы д ТТТа ТТ ТТц Ц,Г 3 3430 31 32 3 хд О хО О оо о о " оаоо оооо оооо о о а Ооооо оооо оооо ооаТ"4 аццд 1 О О 0 О "Тооа оооо оооо оооо 1 0 О О 1 1000 0000 0000 0001- 00 000 000 000...

Номер патента: 1765898

Опубликовано: 30.09.1992

Авторы: Авгуль, Супрун

МПК: H03M 7/22

Метки: веса, вычисления, двоичных, кодовых, комбинаций

...соединен с )-м входом устройства, выход 1-го (М = 1, 2, , 2 п - 2 р) элемента И является М-м выходом устройства, )-й вход которого соединен с )-м входом сумматора по модулю два, выход которого соединен с первым входом 21-го ( = 1, 2, , и - р) элемента И и входом первого элемента НЕ, выход которого соединен с первым входом (2 - 1)-го элемента И. Выход 1-го порогового элемента соединен с входом (1+1)-го элемента НЕ, выход которого соединен со вторыми входами (2 - 1)-го и 2-го элементов И. Выход г-го (г = 1, 2, , р - 1) порогового элемента соединен с третьими входами (2 г+1)-го и (2 г+2)-го элементов И. Выход р-го порогового элемента соединен со вторыми входами и-го и (п+1)-го элементов И, если и - нечет1765898 2 з 5 ф 5,% Составитель...

Номер патента: 1767495

Опубликовано: 07.10.1992

Авторы: Авгуль, Аликов, Егоров, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...Сигналы настройки Двоичный номер (таблицаистинности) реализуемойФункции на выходе т 4 устройства Уп/п 8 Г 9 тт.то ттт т ттбт 2 ее э тт тз ттг 0000 т 0 2 О 0000 0000 0000 х,х,х,3 0 4 0 тх,0 5 о6 а х+ х, х,78 о х,тх,о 9 хтО Х,х,хэтз х,т 4 хт 5 х,тб х,т 7т 8 х,х,хо х0 т х т х, х+ Х 2 х, Хэ х х,х,ххг х,х,х,Хт х, х, х, х Х 4 х х х,х х, х, х х+ х х, хю Хз х, х+ х х, х, Х х х, Х 4 хэ х, х, х, ха х, х,Реализуемые устройством с. б, ф. Р (т = =О, 1, , 31) и соответствующие им значения сигналов настройки От, Ог, 07 представлены в таблице. ф ормула изобретения Устройство для вычисления симметрических булевых функций, содержащее два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и три элемента И, причем выход 1-го элемента И соединен с )-м входом первого...

Номер патента: 1767496

Опубликовано: 07.10.1992

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...переменных Р =, Р(х 1, хг, хз, х 4), определяемая вектором О = (О 1, О 2, Оз, 04, 05).Значения сигналов настройки О05 и соответствующие им реализуемые устройством симметрические булевы функции приведены в таблице настроек,формула изобретения Устройство для вычисления симметрических булевых функций, содержащее мажоритарный элемент с порогом два, три элемента И и четыре элемента ИЛИ, причем 1-й ( = 1, 2, 3, 4) информационный вход устройства соединен с -м входом мажоритарЦ/15 Ц /6 0/17 Ц 4,/18 0 /19 ного элемента с порогом два и с 1-м входом первого элемента И, первый настроечный вход устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с...

Номер патента: 1777132

Опубликовано: 23.11.1992

Авторы: Колодиева, Парамонова, Шмерко, Янушкевич

МПК: G06F 7/00, G06F 7/04

Метки: булевых, вычисления, дифференциалов

...элементов вектора г("х = хо+с(Х 1)(.20. Вычислительная ячейка 1 (г = 2,п, М =2,2 ) обеспечивает вычисления в соответствии с математической моделью (8) вида1 сг - г 1)(Хь тХр е, Хт-е тХтт 1 Х251 а Ь М(п(х,хт )Х т в (р дд(т 4ГДЕ К 1. К 2, Кп - ДВОИЧНОЕ ПРЕДСтаВЛЕНИЕпараметра К хр = хп, х означает отсутст 1 О30 вие переменной хв (а = 1,г - 1) в векторепеременных (х 1, х 2, .хг).Элемент задержки 2 обеспечивает задержку сигнала, поступающего на его вход,на один такт (период времени 1 = 11 - то).35 вычислительная ячейка 11 ( = 1,п, ) =1,2 ) имеет особенности схемотехническихрешений и функционирования,Вычислительная ячейка 1 содержит(см. фиг.2) первый 20 и второй 21 сдвиговые40 регистры, первый 22, второй 23 и третий 24коммутаторы,...

Номер патента: 1777135

Опубликовано: 23.11.1992

Авторы: Величко, Григорьян, Коростиль, Лисник, Мазурчук, Стасюк

МПК: G06F 7/544

Метки: вычисления, т-области, функций

...Вычислительная ячейка матрицы содержит первый 18 и второй 10 умножителии вычитатель 14, вход вычитаемого которогосоединен с выходом второго умножителя 10.30 вход множимого которого соединен с выходом первого умножителя 18.Вход нулевой дискреты аргумента 6(0)устройства соединен с входом делителяпервого блока деления УДДЧ 1(1) и входами35 множимого 1-х блоков умножения 2(1),Входы множителя 1-х БУ 2(1) соединены. с входами 1-х коэффициентов устройства 5(1),входами 11 множителя первого умножителя12 1-й вычислительной ячейки 3(1,1) и входа 40 ми 9 множителя второго умножителя 10 (Щх ячеек матрицы (М -1, 1+1, , п).Выходы 1-х блоков умножения 2(1) соединены с входами делителя (1+1)-х блоков деления 1(2), 1(3), , 1(п),45 Вход 6(1) первой...