Устройство для вычисления многочленов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 51) 5 С 06 Р 15/31 3 НИ ЕТЕНИ ВТОРСКОМ ТЕЛЬСТВ ве арифметиче Цель изобреге чества оборуд держит регист кращение коли- Устройство сования сти ской фив возы аргумента, ко ата, иблок епень (д = 2, на), блок изв я, коммутатор вычитатель, у циента и резульведения в 1-ю сстепень многочл Пчения сумзел квадратного кор матор, сумматор 3:НОГ исли г Ф ьнот фиксиа. 1 ил иств элементастройства ц адратного корзом вычислений игг еред началом3 и 14 устансостояние, ркже счетчикблоке 19, выппамяти, храни ецццичи 10,вливаются в гистры 2, 7 5 обнуляютс ноа остоян;ункции олненном на ся значение нои записаны таблил в степеньа таблица цозт. ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫГИЯМПРИ КНТ СССР(71) Киевский политехнический итут им,50-летия Великой Октябрьсоциалистической революции(56) Авторское свидетельство СССУ 1134947,кл, С 06 1 15/31, 1985Авторское свидетельство СССРУ 1048481, кл. С 06 Р 15/31, 198(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МЧЛЕНОВ(57) Изотельной У бретение относится к вычтехнике, в частности кдля вычисления многочлбыть использовано в кач Изобретение относится к вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствахЦель изобретения - сокращение оборудования.На чертеже представлена структурная схема устройстваУстройство содержит вход 1 устрой ства, регистр 2 аргумента, (и) бло ков возведения в 1-ю степень (1 =2,в, и - степень многочлена), входы 4.1- 4.п+2 коммутатора 5, коммутатор 5, сумматор 6, регистр 7 коэффициента, квадратор 8, сумматор-вычитатель 9, регистр 10 результата, синхровход 11 устройства и узел 12 управления, состоящий из триггеров 13 и 14, счет",БО 1617445 ого расширителя ЭВМ управления и квадратор. В процессефункционирования устройства операнды последовательно поступают ца входустройства. Тактирование работы устройства осуществляется внешним синхро.сигналом, по положительному перепадукоторого операнд записывается вовходном регистре, а по отрицателму - промежуточный результаруется в регистре результат ика 15, элемента ИЛИ 1/,нулевого входа,. 18 лока 19 извлечения кв Устройство работает следующим Р(х)блоках 3.1 (1 = 2,п) цы для возведения чи В квадраторе 8 запис ведения чисел в квадВычисление многочлена выполняется в (в+2) тактах. В первом такте на вход 1 устройства поступает аргумент. Затем поступает синхросигнал на вход5 11 устройства. По положительному перепаду синхросигнала значение х записывается в регистр 2, Указанное значение поступает на входы блоков 3 на выходах которых формируются значения соответствующих функций. Так как счетчик 15 обнулен, на выход коммутатора 5 передается информация с входов 4.1. Таким образом на выходе коммутато а 5 Формируется значе ние функции Р(х), а на выходе квадратора 8 - величина Р(х).Единичный сигнал с выхода элемента ИЛИ 16 определяет операцию вычитания сумматора-вычитателя 9, который вычитает иэ содержимого регистра 10 результата значение Р(х). По отрицательному перепаду синхросигнала на входе 11 информация на выходах сумматора-вычитателя 9, т.е. значение 25 О-Р(х)фиксируется в регистре 10, Кроме того, прибавляется единица к содержимому счетчика 15, а также устанавливается в нулевое состояние триггер 13. Во втором такте на вход 1 устройства поступает значение 4 Ы 1 где Ы. = 2 а, - а, - а - аз в а ааатакже знак К. По положительному перепаду синхросигнала значение,ф 1 записывается в регистр 7. Знаковый разряд О поступает на первый вход элемента И 17, и если О О, на выходе элемента ИЛИ 16 Формируется единичный сигнал, определяющий операцию вычитания сумматору - вычитателю 9. В противном случае на выходе элемента ИЛИ 16 присутствует 0 и сумматор-вычитатель 9 выполняет операцию суммирования. Так как в счет. чике 15 записана "1", то на выход коммутатора передается нулевая информация с входа 4.2. На выходе сумматора 6 формируется значение,пД. а на выходах квадратора 8 - К . По отрицательному перепаду синхросигнала в регистре 1 О фиксируется информа 50 ция (-Р(х)+ О). Кроме тсго, прибавляется единица к содержимому счетчика 15, а также сбрасывается триггер 14 и на выходе элемента ИЛИ 16 устанавливается нулевое значение.55В третьем цикле на вход 1 устройства поступает значение коэффициента многочлена а, которое по положительному перепаду синхросигнала записывается в регистр 7.Информация с входа 4.3 коммутатора 5, т,е. значение аргумента, передается на вход сумматора 6, на другой вход поступает коэффициент а, на выходе сумматоре Формируется значение (а +к). В третьм и остальных до (щ+2)-го тактах, на выходе элемента ИЛИ 16 присутствует "0", т.е. сумматор-вычитатель 9 выполняет операцию сложения. По отрицательному перепаду синхросигнала в регистре 10 Фиксируется значение -Р(х)+ об)+(а 1 + х) ). Кроме того, к содержимому счетчика 15 прибавляется единица. Палее в каждом следующем такте на вход 1 устройства поступают значения коэффициентов, а в регистре 10 Формируется значение:ЮР(х) = -Р(х)+ о+ , (а + х ),3=После окончания (п+2)-го такта в регистре результата 10 Формируется значение, которое равно удвоенному значению многочлена Р(х) = а + а х +о + ах +ах ++ ах".Формула изобретенияУстройство для вычисления много- членов, содержащее регистр аргумента, выход которого соединен с входами щблоков возведения в -ю степень (д = 2,щ, где тп - порядок много- члена) сумматор, выход которого соединен с входом квадратора, выход которого соединен с первым информационным входом сумматора-вычитателя, регистр коэффициента, информационный вход которого соединен с информационным входом регистра аргумента и является входом устройства, первый вход сумматора соединен с выходом регистра аргумента, о т л и ч а ю - щ е е с я тем, что, с целью сокращения количества оборудования, оно содержит блок извлечения квадратного корня, коммутатор, регистр результата и узел управления, первый вход которого соединен с синхровходом устройства, второй вход - с выходом знака регистра коэффициента, а первый, второй, третий, четвертый и пятый выходы узла управления соединены,соответственно с управляющими входами регистра аргумента, регистра коэффициента, первым и вторым управляюСоставитель Л.Логачева Техред Л.Олийнык Корректор С.Черни Л.Пчолинск Редак Заказ 4 119 Тираж 569 П ВНИИПИ Государственного. комитета по изобретениям и113035, Москва, Ж, Раушская наб дписноеоткрытиям при ГКНТ СССРд. 4/5 роизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,1 5 161 щими входами коммутатора и с входом выбора операции сумматора-вычитателя, выход которого соединен с информационным входом регистра результата, выход которого является выходом устройства и соединен с вторым информационным входом сумматора-вычитателя, первый информационный вход коммутатора соединен с выходом блока извлечения квадратного корня, второй информационный вход - с нулевым входом устройства, третий инфор 7445 6мационный вход - с выходом регистрааргумента, 3-й информационный входгкоммутатора (3 = 4,в+2) соединенсоответственно с выходом 1 с-го блокавозведения в 3-ю степень (1 с 1,в),выход коммутатора соединен с вторымвходом сумматора, вход блока извлечения квадратн.го корня соединен свыходом регистра аргумента, синхровходкоторого соединен с синхровходамирегистров коэффициента и результатаи подключен к синхровходу устройства.