Устройство для вычисления скалярного произведения нормированных векторов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1640686
Автор: Силин
Текст
А СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9180,Г 7/544 51 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР САНИ ВИДЕТ 2 ТРОИСТВО ДЛЯ ВЫЧИСЛЕ 11 РОИЗВЕДЕНИЯ НОРМИР(54) У ЛЯРНОГ ВЕКТОР (57) И СКАНЫХ ретение тельной техникезовано для быстр жет быть скаСо вычисления ния нормирова зобретения яв родействия.Ус истры 1 - 21,нных изведельюе бысит ре лярного провекторов,ся повьппениство содержмутаторы 22сумматоры 2разователитатель 37,СССР1981,ССР1988. етельствоР 7/544,ельство СР 7/544 ляет- трой- ком 27,еоб 25, вычитатели 8 - 32, косинусные 33 - 36, сумматор- Формирователи 38, емент 40 задержки 9 имульсов с К АВТОРСКОМ(71) Московский инжкий институт1640686 35 50 Изобретение относится к вычислительной технике и может быть использовано для быстрого вычисления скалярного произведения нормированныхвекторов.1 елью изобретения является повышение быстродействия.На чертеже представлена функциональная схема устройства. 10Устройство содержит регистры 1-21соответственно с первого по двадцать первый, коммутаторы 22-25 соответственно с первого по четвертый,первый 26 и второй 27 вычитатели,сумматоры 28-32 соответственно с первого по пятый, косинусные преобразователи 33-36 соответственно с первого по четвертый, сумматор-вычитатель37, первый 38 и второй 39 Формирователи импульсов, элемент 40 задержки.Устройство Функционирует следующим образом.Устройство вычисляет скалярноепроизведение у = хх векторов, таких, 25что /х,( = (х,/= 1. Векторыитх т представимы в виде:а-фт- (соя 1 япу соз(рсоз(выл(/) и х- (сояЯз 1.пЯсояЕсозЯвпЯ) .Вычисление скалярного проиэведе-: 30ния предлагается проводить по формулеу = (соз(0(,+ .) + соя(0(,-8) += Ю+ЕПо импульсу с третьего тактовоговхода в регистры 1, 2, 11, 12 записы ваются значения я О,ф Г соответственно. Очередным импульсомвторого тактового входа значения9 Ц , Е записываются в регистры3, 8, 4, 5 через коммутаторы 22-25, 45открытые по первому входу сигналомлогического "0" с выхода элемента40 задержки. Информация с выходоврегистров 3, 8, 4, 5 обрабатываетсяпервым 26 и вторым 27 вычитателямии первым 28 и вторым 29 сумматорамии следующим импульсом с второго тактового входа значение 0, = Ч, - Яс выхода первого вычитателя 26 записывается в регистры 3 и 4, значение= Ц, - 1-, с выхода второго вычитателя 27 записывается в регистр 8,значение , = Щ + С с выхода второго сумматора 29 записывается в регистр 5 (коммутаторы 22-25 открыты по второму входу сигналом логической с выхода элемента 40 задерж- ки). Одновременно в регистры 1, 2, 11, 2 принимаются значения Ч" , Ц (1), . -, соответствующие очеред 1 ой паре векторов, В регистр 6 записывается сформированное значение М, - , с выхода вычитателя 26, в регистр 7 значение 0, + Д в регистр 9 - значение 0(, -в регистр 1 О - значение К, +в регистры 13-16 - значения сояК соя(ф +9,), сояД, соя , с выходов косинусных преобразователей 33-36, в регистры 3,8, 4,5 записываются значения ( , 6с выходов коммутаторов 22-25. Следующим импульсом в регистры 3, 8, 4, 5 записываются значения 0аО(, , в регистры 13-16 с выходов косинусных хреобраэователей 33-36 значения соответственно соя(Ф -), сов(0(, +/3, ), сов(0,-К,), сов(Мт+,), в регистры 6-10 записываются значени" УкЮа+ с, , значение соз- соя , сформированное сумматором-вычитателем 37, работавшим в данном такте в режиме вычитания (логическая "1" на управляющем входе), записывается в регистр 18. Одновременно в регистры 1,2,11, 12 принимаются значения ф, 9, (17Е зи регистр 17 сигналом с выхода Формирователя 39 устанавливается в ноль.Очередным импульсом в регистр 19 записывается значение сов Д - сояс выхода сумматора 31, в регистр 18значение соя ( К -1) + соя (0+ , ) е, сформированное сумматором-вычитателем 37, работающим в данном такте в режиме суммирования, в регистр 17значение соз(0, -,) + соя( К, + /, ), в регистры 13-16 - значения созМ, соя ( 1 +9) р соя сояв регист ры 3,8,4,5, - значения 1, 95, (17 Я, в регистры 6, 7, 9, 1 О - значения 0 - ,0(у Щ,0 д - , Ф+ , регистр 20 устанавливается в ноль. Следующим импульсом в регистр 19 записывается значение соз(Ф-/3,) + + соз(0( +Я) + соя(0(,-17,) + сов(К,+ + ,), в регистр 20 - значение, 2(сов,ф - соз,) с выхода сумматора 32 (информация с выхода сумматора 32 на вход регистра 20 передается со сдвигом влево на один разряд), в регистр 18 принимается значение сов- сов, Одновременно регистр1 бц 068617 устанавливается в ноль. Следующим синхроимпульсом Т в регистр 18 записывается значение соз( - ) + + соз(0(+ ), в регистр 17 - значение соз(с( -Я) + соз(ф +Д ), в регистр .19 - значение соз - созОдновременно в регистр 21 принимается сформированное сумматором 32 эначение у. Следующим импульсом в регистр 19 записывается значение соз(0 -3) + соз(0( +/3 ) + соз(0 - ) + соз(0(а+2), в регистр 20 значение 2(соз е - соз). По очередному переднему Фронту синхроимпульса Тв регистр 21. записывается значение у , которое поступает на выход 1со сдвигом на два разряда влево. Далее устройство работает аналогич - но. 20формула изобретенияУстройство для вычисления скалярного произведения нормированных век торов, содержащее два сумматора,первый вычитатель, два коммутатора и девять регистров, причем выходы первого и второго регистров соединены с первыми информационными входами 30 соответственно первого и второго коммутаторов, выход третьего регистра соединен с входом уменьшаемого первого вычитателя и входом первого слагаемого первого сумматора, выходы четвертого и пятого регистров соединены с входами соответственно первого и второго слагаемых второго сумматора,.выходы первого вычитателя и первого сумматора соединены с инфор мационными входами соответственно шестого и седьмого регистров, первый тактовый вход устройства соединен с управляющими входами первого и второго коммутаторов, второй такто вый вход устройства соединен синформационными входами регистров с третьего по девятый, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия, в него введены двенадцать регистров, два коммутатора, второй вычитатель, три сумматора, четыре косинусных преобразователя, сумматор-вычитатель и два формирователя импульсов, причем выходы второго вычитателя и второго сумматора соединены с информационными входами соответственно девятого и десятого регистров, входы аргументов устройства с первого по четвертый соединены с информационными входамипервого, второго, одиннадцатого идвенадцатого регистров, выходы одиннапцатого и двенадцатого регистровсоединены с первыми информационнымивходами соответственно третьего ичетвертого коммутаторов, выход. коммутаторов с первого по четвг етыйсоединены с информационными входамисоответственно третьего, восьмого,четвертого и пятого регистров, выходвосьмого регистра соединен с входомвычитаемого первого вычитателя и вхо"дом второго слагаемого первого сумматора, выходы четвертого и пятогорегистров соединены с входами соответственно уменьшаемого и вычитаемого второго вычитателя, выход первоговычитателя соединен с вторыми информационными входами первого и третьего коммутаторов, выходы второго вычитателя и второго сумматора соединены с вторыми .информационными входами соответственно второго и четвертого коммутаторов, выходы шестого,седьмого, девятого и десятого регистров соединены с входами аргументовкосинусных преобразователей соответственно с первого по четвертый, выходы которых соединены с информационными входами регистров с тринадцатого по шестнадцатый соответственно,выходы тринадцатого и четырнадцатогорегистров соединены с входамисоответственно первого и второго слагаемых третьего сумматора,выходы пятнадцатого и шестнадцатого регистров соединены соответственно с первым и вторым информационными входами сумматора-вычитателя, выходы третьего сумматора .и сумматора-вычитателя соединены синформационными входами соответствен- .но семнадцатого и восемнадцатого регистров, выходы которых соединены свходами соответственно первого и второго слагаемых четвертого сумматора,выход которого соединен с информацион-.ным входом девятнадцатого регистра,выход которого соединен с входомпервого слагаемого пятого сумматора,выход которого со сдвигом на одинразряд в сторону старших разрядовсоединен ,с информационным входомдвадцатого регистра, выход которогосоединен с входом второго слагаемогопятого сумматора, выход которого сое,Подписное Тираж 399 Заказ 1264 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 динен с информационным входом двад" цать первого регистра, выход которого соединен с выходом результата устройства со сдвигом вправо на два раз 5 ряда, синхронизирующие входы десятого регистра и регистров с тринадцатого по двадцатый соединены с вторым тактовым входом устройства, третий тактовый вход которого соединен с синхронизирующими входами первого,второго, одиннадцатого, двенадцатого и двадцать первого регистров,входом выбора операции сумматора-вычи-тателя и входами первого и второгоформирователей импульсов, выходы которых соединены с входами сброса семнадцатого и двадцатого регистров,первый тактовый вход устройства соединен с управляющими входами третьего и четвертого коммутаторов.
СмотретьЗаявка
4682902, 24.04.1989
МОСКОВСКИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ
СИЛИН МИХАИЛ ЮРЬЕВИЧ
МПК / Метки
МПК: G06F 7/544
Метки: векторов, вычисления, нормированных, произведения, скалярного
Опубликовано: 07.04.1991
Код ссылки
<a href="https://patents.su/4-1640686-ustrojjstvo-dlya-vychisleniya-skalyarnogo-proizvedeniya-normirovannykh-vektorov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления скалярного произведения нормированных векторов</a>
Предыдущий патент: Накапливающий сумматор
Следующий патент: Генератор случайной последовательности
Случайный патент: Устройство ступенчатого изменения переменного напряжения