Устройство для умножения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 31511 С 06 Р 7/52 ОПИСдНИК ИЗОБРЕП:НИ 1:К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГПфй(56) 1. Авторское свидетельство СССРФ 752335, кл. С 06 Р 7/52, 1978,2, Заявка Великобритании 9 200189,кл, С 4 А, огублик. 1978.3. Авторское свидетельство СССРУ 695364, кл. С 06 Р 7/52, 1977(54)(57) 1.УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ,содержащее счетчик итераций, дешифратор множителя, коммутатор кратных,дерево сумматоров, сумматор с распространением переносов, регистрмладшей части произведения, первыйкоммутатор, регистр дешифратора, причем входы первого коммутатора и коммутатора кратных соединены соответственно с входами множителя и множимого устройства, выход первого коммутатора соединен с входом дешифратора множителя, выход которого соединен с. входом регистра дешифратора,выход которого подключен к управляющему входу коммутатора кратных, первый и второй выходы дерева сумматоров поцключены к соответствующим входам сумматора с распространением переносов и являются выходами старшей части произведения устройства, выход сумматора с распространением переносов соединен с ходом регистра младшей части произведения, управляющий вход которого подключен к выходу счетчика итераций, а выход является выходом младшей части.801129606 А произведения устройства, выход счетчика итераций соединен с управляющим входом первого коммутатора, вход счетчика итераций является входом начала работы устройства, о т л и - ч а ю щ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит второй коммутатор и элемент И, причем вход младшего разряда множителя устройства соединен с первым входом элемента И, выход которого соединен с управляющим входом второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства и первым выходом дерева сум-маторов, входы которого с первого по шестой соединены соответственнб с выходом второго коммутатора, выходами с первого по четвертый коммутатора кратных и вторым выходом дерева сумматоров, второй вход элемента И соединен с выходом счетчика итераций.2. Устройство по п,1, о т л и ч а ю щ е е с я тем, что дерево сумматоров содержит четыре сумматора и шесть регистров, причем первый, второй и третий вхоцы первого и второго сумматоров являются соответствен но входами с первого по шестой дерева сумматоров, первый и второй вы- ходы первого и второго сумматоров соединены соответственно с входами регистров с первого по четвертый, выходы которых соединены соответствен но с входами третьего сумматора и первым входом четвертого сумматора, второй и третий входы которого соединены с первым и вторым выходами третьего сумматора соответственно,12960 б О 30 40 первый и второй выходы четвертогосумматора соединены соответственнос входами пятого и шестого регистров,Изобретение относится к вь 1 числительной технике и может быть нсеОльзовано В процессорах бь 1 стродействующих ЭВМИзвестны устройства для умноЖЕНИЯЕ СОДЕРЖЯЩИЕ КОММУТЯТОРЫ КРЯТных, регистры кратных, сумматоры с сохранением переносов, памятьпрозвоьым ДОСЕупом 1 1 3 и 2 .Недостатком таких устройств является большой объем оборудования,обусловленный наличием памяти с про -извольным доступом, большого количестна регистров, сумматоров,Наиболее близким по технической сушнос:и к изобретению является устрой тво д Ея умножения, содержаеесне 1"-1 ик 313 РряцЕй, де 11 Ифратор множи ля, коммута; ов кратных, еегис 1 пь к 3 я. 1 ых,. дерРВО сумматор 913, суМятор б с ряспростряпением переносов и регистп и.я 1 п Рй части произведения,Ери ем Вход дР 1 Еифпятор м 1 оже.те 1 я и комму 1 ятора кратных соединены с ШИЕЯМИ Мож:.Е 31 Я и МНОВИМОО СООТ ветственно выход деп 1 фрятора множителяОдк.Вчен кгряляющему входу комму та . Ора крат 1 ых Выходы кото рс го подключены к Входам ре":;стров кратных выходы которых подключены к Входам дерРБЯ сумматоровВьглодь которого соединенывьгходными линами старшей части пооизведен 11 я устройстьа и Входами сум: Вторн с распростряненисм переносОВ,. 13 ьЕКОД ко О рого подключен к Входу регистра младшей части произведения, упряе 3 ляюЩнй ВХОД КОТОРОГО ПОДКЛЮЧРН К 13 ЫХОЕ счетчика итераций, я Выход - к выходной шине младшей части пвоиз 13 едения устройства, вь 1 ход счетчика ите раций подключен к управляющему входу дешифратора множителя 1 "1 1,Недостаток данного устройства большой объем оборудования, обусловленный наличием большого числа сумматоров регистров кратных, регистров,выходы которых явле 1 огся соответственно первь 1 м и ВТРЕрым выход,3 ми деревасумматоров. 1 Р 31 ь изобретения - умен.шс:1 иесбъема оборудо 13 ания.Поставленная цель дости 1 етсятРм, что ъстрсЙст 130 д 31 я умножРния,ссдержащее счетчик итерапий, леши;ря тор множителя, коммутатор кратных, дерево сумматоров, сумматор с распространением перее 1 осов, регистрмладшей части произведения, первыйкоммутатор, регистр Еешифраторя,причем Входь: первого коммутатора и коммутатора крятнь 1 х соединены соотВетственно с входаьа 1 множи 1 сля и множимого устройства, Выход первогокоммутатора соединен с входом дЕшифРЯТОРЕ 1 МНОЖИТР 31 ЯВЫХОД КО 1 ОРИ Осоединее 1 Р 1 ходом ВВ 111 ст 13 : дешифря торя, Выход которого подключен к уг, - равляющему входу коммутатора крат ных, гервый и второй выходь: дерева СЪМ 1 ЯТОРОЕ 3 ПОДКЛЮЧЕЕЫ К С ООТВЕ ГС Г 131 К 1- шим входам сумматора с распространением переносов и являются вьгхсдями старшей части произведения устрсйствя, выхсд сумматора с ,аспрос- ранением переносов соединен с входом рвес 1 ря м:1 ад 11 РЙ час .и 11 роизведенияпрявляющий вход которого нодклкьчен к вь 1 ходу счетчика итеэяцеей, а выход является выходом мля;шей .асти про - .Введения устройства, Выход счетчика и ераций сое.:;инен управляюгИмходом первого ком:утатора, входсчетчика итера,ий является входом13 ачатЯ работь устройства, соде 1:житвторой коммутатор и элемент И, причем ход младшего разряда множителя устройства соединен с первиВходом злемее 1 тя И,ыходсоединен с управляющим входом Второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства ипервем вь 1 ходом дерева сумматоров,Входы которого с первого по шестойсоединены соответственно с выходом второго коммутатора, выходами с первого по четвертый коммутатора1129606 4Каждая гр,ппа из трех разрядов управляет формированием своего кратного. выхтдомвторой вход 10 кратных и вторымдерева сумматоров,элемента И соединен с выходом счетчика итераций,Дерево сумматоров содержит четыресумматора и шесть регистров, причемпервый, второй и третий входы первого и второго сумматоров являются соответственно входами с первого пошестой дерева сумматоров, перный ивторой выходы первого и второго сумматорон соединены соответственно с входами регистров с первого по чет- вертый, выходы которых соединены соответственно с входами третьего сум 15 матора и первым. входом четвертого сумматора, втс рой и третий входы которого соединены с первым и вторым входами третьего сумматора соответственно, пернь.й и второй выходы четвертого сумматора соединены соотнетстненно с входами пятого и шестого регистров, выходы которых являются соответственно первым и вторым выходами дерева сум 1 аторов. 1 а чертеже представлена схема предлагаемого устройства для умно женин.Устройство содержит дерево 1 сумматоров, содержащее сумматоры 2-530и р=; истры 6-1, рег 11 стр 12 младшейчасти произведения коммутатор 3кра.ных 11 ерный 1 ч и второйкоммутаторы, дешифратор 16 множителя,ре 1 истр 11 деип 1 фратора, счетчик 18итераций, элемент И 19, сумматор 20с распространением переносон входым 11 ожимого 21 и множителя 22, выходыстаршей 23 и 24 и младшей 25 частейпроизведения.Устройство для умножения работает следующим образом.Итерации умножения начинаются спода:и операндов на вход коммутатора 13 кратных по входной шине 21 множимого и на вход дешифратора множителя по входной шине 22 множителя.множитель разделен на группы подевять разрядов. Группы выбраны так,что они перекрываются на один разряд. При этом вместо младшего разряда множителя на вход дешифратора бпоступает логический нуль,Сче 1 чик 18 итераций управляет последовательностью дешифрации группразрядов множителя, начиная с младшей, Дешифрируемые девять раэрядонразбиты на четыре группы по три разряда с перекрытием на один разряд,Дешифрация трехразрядных групп производится дешифратором 16 н соответствии с таблицей, где приняты следующие обозначения:Л 1 - сигнал, управляющий подачейна дерево сумматоров множимого, сдвинутого влево наодин разряд;,12 - сигнал, управляющий подачейна дерево сумматоров множимого, сдвинутого злено надна разряда;1 Л 1 - сигнал, управляющий подачейна дерево сумматоров множимого сдвинутого влевона один разряд в дополнительном коде,Л 2, - сигнал, управляющий подачей на дерево сумматороввлево на дна разряда вдополнительном коде. Прочерк н графе таблицы означает,что все выходные сигналы дешифратора находятся н нулевом состоянии,После формирования в коммутаторе 3 кратных под управлением дешифратора 16 четыре кратных множимомупоступают на вх д дерева сумматоров,где производится их суммирование.Если младший разряд множителя имеетединичное значение, в первой итерации ,единичное значение на выходеэлемента И 19на вход дерева 1 сумматоров подается через коммутатор 15пятое кратное, равное множимому. Вовсех последующих итерациях на этотвход дерена сумматоров через 1;оммутатор 15 подается частичное произведение (полусумма.Функция дерева сумматоров заключается н том, чтобы, приняв на своивходы кратные множимому, сформированные в коммутаторе 13 кратнь 1 Х, получить результа.т в коде с сохранением переносов,Логическое построение разрядовсумматоров выбрано таким, что иэдвоичных единичных или нулевых сигналов трех различных операндов формируются два выходных сигнала, которые представляют сооой двоичную гумму (полусумму ) единичных входныхсигналов и перенос, возникающий приобразовании этой суммы,5 1129 б 0 бРезультат суммирования кратных на дереве сумматоров в виде сумм и переносов записывается на регис яры 10 и 11, которые являются также входными регистрами устройства. 50 дновременно с записью результата. первой итерации на регистры 10 и 11 на де:ифраторе происходит дешифрация следующей группы из девяти разрядов множителя начинается 11 вторая итерация ) и сформированные од ройстве количество итераций пс сравнению с прототипом увеличивается, ноза счет того, что в предлагаемомустройс;ве отсутствуют регистры кратных и дерево сумматоров содержитдва уровня регистров по сравнению стремя уровнями регистров в прототине (кскадность каждой ступениустройства принята как в прототипе),общее время выполнения умножения неувеличивается, Введение второго коммутатора, элемента И и н.,вая Организация связей позволяет исключитьиз .остава устройства регистрь катнь:х. сократить количество сумматор;ви регистров, а та 1 оке умечьшить и.; ВО,ч:"разрядность Быхопнои сигнал 1 деьвфратора группа множителя 0 0 кратные мнэжимому поступают на вхдерева сумматоров. ОдновременноЭтии Иа ВХОД ДЕРЕВа СУММатОРОВ ПОтупает результат первой итерацииножения частичное произведениесдвинутый на восемь разрядов впраСодержимое регистра 10 поступает.рез коммутатор 15 на вход деревасумматоров, содержимое регистра 1"епссредственно на вход дерева сумматоров, Пэ мере выполнения итерацийумножения :а оегистрах 10 и 11 производится накапливание старшей частипроизведения в коде с сохранением 25 пе Рно св Вь;ви а. ье в каждой итерации воем оазря, св частинсО про 1 зведе":ия:. вид сум и ерео сов Г остугаю" на ход сумматора 20, где проис- Одит приь .дение переносов, По:уче -Десфоиоуемая трехра.рядная ные две шест;дцатиричные цифры младшей части произвсдения запоминаются в соответствующие разряды регистра 12 младшей части произведе. - ния, Записью на этот регистр циф младшей части произведения управляет счетчик 18 итераций.После Окончания итераций старшая часть результата в коде с сохрасием переносов сформированы в регисрах 10 и 11, Младпав чсть произведения сформирована в регистре 12младшей части произведения. При перемножении чисел в предлагаемом у.т