Устройство для умножения одноразрядных -ичных чисел в системе остаточных классов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 9 ОБРЕТЕН ЬСТВУ ПИСАНИЕ Уса лова,вецнженеров УДАРСТВЕННЫЙ КОМИТЕТ СС ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТО(71) Московский институт игражданской авиации(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯОДНОРАЗРЯДНЫХ Ч, -ИЧНЫХ ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащеепервый сумматор,йо модулю, первыйи второй вычитатели по модулюпервый и второй квадраторы по модулю, первый блок деления на констан.ту, причем разрядные выходы первогосумматора по модулюи первого вычитателя по модулю о подключены квходам первого ив второго квадрато"ров по модулюсоответственно, о тл и ч а ю щ е е с я тем, что, сцелью расширения области примененияпутем формирования результата произведения как в непозиционном, так ипозиционном представлении, в устройство введены второй блок деления иаконстанту, второй и третий сумматоры по модулю, третий вычитательпо модулю, первый, второй:и третийблоки умножения на константу, первая,вторая и третья группы элементов И,группа элементов ИПИ, блок управления коррекцией, содержащий первый ивторой элементы НЕ, первый, второйи третий элементы И, выходы которых соединены с первыми входами элементов И соответственно первой, второй и третьей групп, первый информационный вход устройства соединен с входом первого блока деления на константу, разрядные выходы которого соединены с,входами первого блока умножения на константу, с первой группой входов первого сумматора по модулю , с первой группой входов первого вычитателя по модулюр вторая группа входов которого соединена с второй группой входов первого сумматора по модулю, с входами второго блока умножения на константу и с разрядными выходами второго блока деле- фе ния на константу, вход которого соединен о вторьм информационным входом Ц) устройства, выход признака четности числа второго блока деления на константу соединен с входом первого элемента НЕ и первыми входами первого и второго элементов И блока управления коррекцией, входвторого элемента НЕ которого соединен с выходом признака четности числа первого блока деления на константу, с вторым входом первого элемента И и первым входом третьего элемента И блока управления коррекцией, второй вход третьего элемента И которого соединен с выходом первого элемента НЕ, выход второго элемента НЕ соединен с вторьм входом второго элемента И блока управления р коррекцией, разрядные выходы первого сумматора по модулю ( соединены с входами третьего блока умножения на. константу, разрядные выходы которого соединены соответственно с вторыми входами элементов И третьей группы,11006 выходы которых соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов И первой группы, вторые входы которых соединены соответственно с разрядными выходами первого блока умножения на константу, третьи входы элементов ИЛИ группы соединены соответственно с выходами элементов И второй группы, вторые входы которых соединены соответственно с разрядными выходами второго блока умножения на константу, разрядные выходы первого вычитателя по модулю О соединены с входами второго квадратора по модулю,старшие разрядные выходы которого соединены соответственно с первой группой входов второго вычитателя по модулю, вторая группа входов которого соединена соответственно со старшими разрядными выходами первого квадратора по модулю ( , младшие разрядные выходы которого соединены с первой группой 19входов третьего вычитателя по модулю ( , вторая группа входов которого соединена с соответствующими младшими разрядными выходами второго квадратора мо модулю, выход передачи заема второго вычитателя по модулюсоединен с входом приема заема третьего вычитателя по модулюразрядные выходы которого соединены соответственно с первой группой входов третьего сумматора по модулювторая группа входов которого соединена с выходами элементов ИЛИ группы, разрядные выходы второгО вычитателя по модулю Ч соединены соответственно с входами второго сумматора по модулю, вход переноса которого соединен с выходом переноса третьего сумматора по модулю разрядные выходы которого соединены с младшими разрядными выходами устройства, разрядные выходы второго сумматора по модулю соединены со старшими разрядными выходами устройства.Изобретение относится к вычислительнойтехнике и может быть использовано при разработке специализированных арифметических устройств,Известно арифметическое устройство 5 в системе остаточных классов, содержащее регистры числа, регистры результата, табличный сумматор и квадратор, соединенные соответствующими связями 1.10Данное устройство выполняет перемножение двух операндов А и В по модулю Р по следующему алгоритму(А+В) (А-В)2 АВ(той Р). 15 4 4 Недостатком устройства является невозможность получения позиционного кода значения результата произведения.Наиболее близким к предлагаемому 20 по техническому решению является квадратичный умножитель по модулю Р, содержащий сумматор и первый вычитатель по модулю Р, первые и вторые входы которых соответственно объединены и являются первым и вторым вхо-,2дами устройства, первый и второй квадраторы, входами подключенные к выходам соответственно сумматора и вычитателя по модулю Р, а выходами - к входам второго вычитателя по моду-. лю Р, выход которого подключен к входу блока деления на константу, выход которого является выходом устройства 2,Д;:нное устройство выполняет умножение двух чисел по модулю Р, В качестве модуля принято простое (или нечетное) число, близкое к 2 , т.е.8 к байту.Недостатком устройства является невозможность получения результата произведения в позиционном-ичном коде (устройство формирует только младший разряд произведения по модулю Р).Целью изобретения является расширение области применения путем формирования в устройстве младшего . -ичного (с весом с ) и. старшегоичнойго (с весом о ) разрядов произведения, так как двухразрядное представ10001ление результата произведения дает возможность использовать устройство как для умножения чисел по модулю (используется только младший разряд произведения), так и для умножения одноразрядных 0 -ичных чисел (используется младший и старший разряд произведения). Поставленная цель достигается тем, что в устройство, содержащее первый сумматор по модулю с , первый и второй вычитатели по модулю, первый и второй квадраторы по модулюпервый блок деления на константу,15 причем разрядные выходы первого сумматора по модулю Ч, и первого вычитателя по модулюподключены к входам первого и второго квадраторов по модулю 0 соответственно,20 Введены второй блок деления на константу, второй и третий сумматоры по модулю, третий вычитатель по модулю, первый, второй и третий блоки умножения на константу, первая25 вторая и третья группы элементов И, группа элементов ИЛИ, блок управления коррекцией, содержащий первый и второй элементы НЕ, первый, второй и третий элементы И, выходы которых соединены с первыми "входами элементов И соответственно первой, второй и третьей групп, первый информационный вход устройства соединен с входом первого блока деления на константу, разрядные выходы которого соеди иены с входами первого блока умножения на константу, с первой группой входов первого сумматора по модулю с , с первой группой входов первого вычитателя по модулю, вто рая группа входов которого соединена с второй группой входов первого сумматора по модулю, с входами второго блока умножения на константу и с разрядными выходами второго блока деления на константу, вход которого соединен с вторым информационным входом устройства, выход признака четности числа второго блока деления. на константу соединен с входом.первого элемента НЕ и первыми входами первого и второго элементов И блока управления коррекцией, вход второго элемента НЕ которого соединен с выходом признака четности числа пер вого блока деления на константу, с вторым входом первого элемента И и первым входом третьего элемента И 4блока управления коррекЦией, второй вход третьего элемента И которого соединен с выходом первого элемента НЕ, выход второго элемента НЕ соединен с вторым входом второго элемента И блока управления коррекцией, разрядные выходы первого сумматора по модулю ц соединены с входами третьего блока умножения на константу, разрядные выходы которого соединены соответственно с вторыми входами элементов И третьей группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ группы, вторые входы которых соединены соответственно с выходами элементов И первой группы, вторые входы которых соединены соответственно с разрядными выходами первого блока умножения на константу, третьи входы элементов ИЛИ группы соединены соответственно с выходами элементов И второй. группы, вторые входы которых соединены соответственно с разрядными выходами второго блока умножения на константу, разрядные выходы первого вычитателя по модулюсоединены со входами второго квадратора по модулю, старшие разрядные выходы которого соединены соответственно с первой группой входов второго вычитателя по модулю, вторая группа входов, которого соединена соответственно со старшими разрядными выходами первого квадратора по модулю младшие разрядные выходы которого соединены с первой группой входов третьего вычитателя по модулювторая группа входов которого соединена с соответствующими младшими разрядными выходами второго квадратора по модулю о , выход передачи заема второго вычитателя по модулюсоединен с входом приема заема тре- тьего вычитателя по модулю, разрядные выходы которого соединены со-, ответственно с первой группой входов третьего сумматора по модулю, вторая группа входов которого соединена с выходами элементов ИЛИ группы, разрядные выходы второго вычитателя по модулюсоединены соответственно с входами второго сумматора по модулю, вход переноса которого соединен с выходом переноса третьего сумматора по модулюразрядные выходы которого соединены с младшими разрядными выходами уст(А+В) - (А-В) А, В 20 атор 4 по модАчину С2 Су вычисл вычита Ет вели тель 7А ину Р = модулюл Квадраторы 1 1 вы 1), бл,о- бответсти 2 С+115,И 15, ычи ройства, разрядные выходы второго сумматора по модулюсоединены со старшими разрядными выходами .устройства.На фиг. 1 представлена блок-схема устройства, на фиг. 2 - схема блока управления коррекцией.Устройство содержит первый 1 и второй 2 блоки деления на константу, блок 3 управления коррекцией, 10 .первый 4, второй 5 и третий 6 сумматоры по модулю 0 , первый 7, второй 8 и третий 9 вычитатели по модулю ь , первый 10 и второй 11 квадраторы по модулю, первый 12, второй 13 и третий 14 блоки умножения на константу, первую 15, вторую 16 и третью 17 группы элементов И, группу элементов ИЛИ 18.., Входы первого 1 и второго 2 блоковпцеления на константу являютсяинформационными входами устройства 19и 20-ичных чисел. Их выходы четности подключены к входам блока 3управления коррекцией, а разрядныек первой группе входов первого сумматора 4 по модулю, к первой груп пе входов первого вычитателя 7 по30 ,Модулю, к входам первого блока 12умножения на константу и соответственно ко второй группе входов первого сумматора 4 по модулю, к второй группе входов первого вычитате,ля 7 по модулю о , к входам второго блока 13 умножения на константу. Разрядные выходы первого сумматора 4 по модулюподключены к входам первого квадратора 10 и третьего блока 14 умножения на константу. Разряд 40 ные выходы первого вычитателя 7 по модулюподключены к входам второго квадратора 11. Старшие разрядные выходы квадраторов 10 и 11 подключены к входам второго вычитателя45 по модулю 8, а младшие разрядные выходы квадраторов 10 и 11 к входам .третьего вычитателя 9 по модулюВычитатели 8 и 9 соединены между собой цепью переноса, Разрядные выходы вычитателей 8 и 9 подключены50 соответс твен но к вх,ду второго сумматора 5 по модулюи к первой группе входов третьего сумматора 6 по модулю, к второй группе входов которого подключены выходы элементов ИПИ 18, Вхогы элементов ИЛИ 18 подключены к выходам элементов И 16 и 17. Первые входы элементов 16 и 17 соответственно объединены и подключены к выходам блока 3 управления коррекцией. Выходы 21 устройства являются выходами кода старшего разряда произведения с весомвыходы 22 - выходами кода младшего разряда произведения с весом ф .В основу работы устройства положе ,на формула где А и В - два-ичных числа,приведенная к видуА-Ь 6-ЬЯ А-Ь 8-Я 1, -С 1 ЯА 8 Д 8Сф - ;0= - - - А:Д Ь В В Ь2 ф 2 а 2 СФ при Ь =Ь =С.Р= В при Ь= , Ь =О Е = Сфр=д при Ь,:О, Ь: (2)0 .при ЬфО, где Ь Ь 2 - показатели четности соответственно чисел А и В (признаком четности числа является равенство нулю А, или Ь )Для проведения чисел А и В к четному виду, чтобы выполнить их деление на два, из них приходится вычитать величины Ь, или Ь 2 , принимающие значение 0 или 1,Блок 3 предназначен для того, чтобы на основе значений Ь, и Ь выработать три функции Е, = Ь, Е Ь,Ь "Ь Ь 2 которые определяют величину поправки Е, прибавляемой к результату.Блоки 1 и 2 деления на константу приводят исходные числа к четному виду, делят иМ на два и формируют величины Ь, и Ь , которые подаются на блок 3 для выработки поправки в соответствии с (2).Блок 3 (фиг. 2) включает в себя два элемента НЕ 23 и 24 и три элемента И 25, 26 и 27, входы 28 и 29 соответственно, выходы 30, 31 и 32. числяют соответственно Ски умножения 12,. 13, 14 :.венно величины 2 -- 2А В22 Вычитатели 8 и 9 по мод7 11006 ляют величину С - Р, причем на вычитателе 8 формируется старший разряд с весом, а на вычитателе 9 . младший разряд с весом 0 . Сумматоры 5 и 6 по модулюс учетом поп. равки Е формируют старший и младший О -ичные разряды произведения А В.Предварительно деление. исходных чисел на два связано с тем, что ре О зультат их суммирования не должен выходить за пределы неизбыточного арифметического диапазона, определяемого величиной. В этом случае все дальнейшие блоки устройства становятся конструктивно более простыми, особенно при реализации их в виде таблично-матричных схем;Устройство работает следующим образом. ОИсходные числа А и В в унитарном коде поступают на входы блоков 1 и 2 деления на константу, в которых приФводится к четному виду и делятся на два. На выходах четности блоков 1 2 в 2 формируются сигналы Ь и Ь, а на разрядных - величины -- и2 2 которые поступают на соответствующие входы сумматора 4 по модулюи вычитателя 7 по модулю, где вычисЗО ляются величины С и Р соответственно. Одновременно величина А /2 поступает на вход первого блока 12 умножения на константу, где умножается на два и превращается в А , Величина В 35г в блоке 13 превращается в В .С выходов блоков 4 и 7 величины С и Р соответственно поступают на входы квад 19 8раторов 10 и 11, где преобразуютсяв величины С и Р. Величина С кроме того, пост;пает на вход третьегоблока 14 умножения на константу,где преобразуется к виду 2 С+1,Квадраторы 10 и 11 устроены таким образом, что на их выходах величина, возведенная в квадрат, получается в виде старшего разряда с ве.сом ( и в виде ьцтадшего разряда с весом. Старшие и младшие0ичные разряды величин С и Р с выходов соответствующих квадраторов поступают на вычитатели 8 и 9 по модулю старших и младших разрядов соответственно. Между вычитателями 8 и 9 существует цепь переноса, по которой в случае необходимости заема из вычитателя 8 старшего разряда пересылается единица в вычитатель 9 младшего разряда. Результат вычитания С - Р 2 с выходов вычитателей 8 и 9 поступает, на сумматоры старших 5 и младших 6 разрядов, где производится коррекция произведения на величину поправки Е, поступающей в сумматор младшего разряда 6 через группу элементов ИЛИ 18 с выхода одной из групп элементов И 15, 16, 17, управляемых управляющими выходами блока 3. В результате на сумматорах 5 и 6 образуется окончательный, результат произведения в виде старшего с весом. Ч и младшего с ве 1сом ( разрядов соответственно.Таким образом, предлагаемое изобретение позволяет расширить функциональные возможности устройства..1 100619 и Составитель В.ВиноградовТехред М. Гергель Корректор И.Эрдей едактор Л.Веселовская ПодписяСР ПП "Патент", г.ужгород, .Ул.Проектная, 4 Фил каз 4581/37 Тираж 699 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 113035 Москва, ЖРаушская наб, д.